第5章 从设计到收发链路

第 5 章 · 从设计到收发链路

章节摘要：前四章的器件知识如何变成一颗真实出货的芯片？本章沿"制造—封装—仿真—流程—链路"五站走完全程：晶圆厂怎样用 CMOS 工序长出波导与锗探测器；光纤阵列怎样以亚微米精度对准光斑；仿真为什么必须分层（器件级算场、电路级算网络、系统级算眼图）；PDK 如何把设计约束在产线能力之内；最后把一条 800G 收发链路逐级拆开，看每个器件为整条链路贡献多少损耗、多少功耗。读完本章，你应当具备"拿到一颗硅光芯片实物，反推它的工艺与封装方案"的逆向分析能力。

学习目标

1. 排出硅光芯片前道工艺的关键步骤顺序（淀积、光刻、刻蚀、注入、外延、金属化），并说出 193 纳米深紫外光刻为什么够用；
2. 对比端面耦合封装与光栅耦合封装的产线流程，说出主动对准的精度要求（亚微米级）与其成本占比；
3. 区分器件级（FEM/FDTD）、电路级（紧凑模型）、系统级（链路仿真）三层仿真的对象与时间成本；
4. 说明 PDK 的构成（器件库、设计规则、模型）以及"固定器件、可变布线"与电子设计自由度的本质差异；
5. 拆解一条 800G 收发链路：激光器到探测器之间的每一级损耗、DSP 与模拟前端的作用位置、以及每比特能耗的大致分布。

核心概念速览

一句金句：硅光芯片的难度不在"设计一个器件"，而在"让一万个器件在一颗芯片上、经一条产线、进一种封装后全部同时达标"——本章讲的就是这个'全部同时'。

子章节导航

• 5.1 CMOS 兼容制造流程：波导是被怎样一步步"刻"出来的，锗是怎样"长"出来的，工艺偏差如何变成器件参数的统计分布。
• 5.2 封装与光纤耦合：从切割到光纤阵列贴装，亚微米对准为什么占据模块成本的三成以上，晶圆级测试如何破局。
• 5.3 仿真建模的四个层次：从求解麦克斯韦方程到系统眼图，每层仿真算什么、算多久、什么时候该切换层次。
• 5.4 设计流程与 PDK：一颗芯片从架构到流片的流程骨架，PDK 的构成，以及光子设计与电子设计方法学的根本差异。
• 5.5 一条完整收发链路的拆解：800G 模块的端到端信号旅程，逐级损耗与能耗对账，把前四章的器件全部"总装"起来。

子章节之间的逻辑关系

五节按真实项目的推进顺序排列：制造能力决定封装方案（5.1→5.2），封装成本倒逼设计与测试策略（5.2→5.4），仿真贯穿设计与制造之间（5.3），链路拆解是全部环节的"期末总装"（5.5）。它们也可以按"物理—连接—方法—系统"来理解：5.1 与 5.2 是物理与连接，5.3 与 5.4 是方法学，5.5 是把方法学输出的芯片放进系统里验货。

  ┌──────────┐   工艺能力决定    ┌──────────┐
  │ 5.1 制造  │ ───────────────→ │ 5.2 封装  │
  └────┬─────┘                  └────┬─────┘
       │        设计要会"讨价还价"      │
       ↓ ←────── 5.3 仿真 / 5.4 PDK ── ↘
  ┌─────────────────────────────────────┐
  │ 5.5 收发链路拆解：总装与验收          │
  └─────────────────────────────────────┘
​

前置知识与后续延伸

本章假设你已掌握第 2 章的波导与耦合概念、第 3 章的调制器与探测器结构、第 4 章的复用与光源方案——5.5 节的链路拆解会逐一调用它们。反过来说，如果 5.5 的某个方框让你陌生，最好的复习方式是回到对应章节把截面图再看一遍。读完本章，第 6 章的应用分析（光模块与 CPO）将直接在"模块成本 = 芯片 + 封装 + 测试"这个框架上展开；第 7 章讨论产业瓶颈时，封装测试成本与 PDK 碎片化正是两大主角，届时你会有充分的背景去理解为什么它们难解。