文档摘要

5.1 D 触发器与时钟进程 本节摘要：D 触发器是时序逻辑的最小记忆单元，时钟进程是它的标准书写形式。本节讲清触发器的采样行为、同步与异步复位的两种句式与时序差异、时钟使能的两种写法，并给出逐段对照的波形验证方法。 记忆是怎么发生的 组合电路的输出跟着输入即时变化，D 触发器（数据触发器）做的事件截然不同：平时输出纹丝不动，只在时钟上升沿那一瞬，把 D 输入的值抄进输出 Q，然后继续纹丝不动。抄进来的值一直保持到下一个上升沿。 会员。《5.1 D 触发器与时钟进程》收录于灏天文库文集《VHDL》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/827-vhdl

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流