1.4 gm除以ID设计法：从手算公式到查表流程

1.4 gm除以ID设计法：把"模型失效"变成"流程升级"

本节摘要：gm除以ID（跨导效率）设计法是先进工艺下替代平方律手算的系统化流程：先固定一个归一化的仿真查找表，再按"选定跨导效率、反推电流与尺寸、校验三端余量"三步完成器件选型。本节对照传统平方律流程与查表流程的差异，给出跨导效率在强反型（每毫安约5到15毫西）、中等反型（15到20）、弱反型（20到28，上限约25到28毫西每毫安）的量级区间，并用一个带宽约束设计实例走完全流程。

上一节列出了平方律的裂缝，本节是补丁：既然闭式公式不可靠，就让仿真器代替公式提供器件数据，设计者只在数据上做选择。

从一个归一化量说起：为什么偏偏是gm除以ID

把跨导除以漏极电流，得到"每毫安电流买到多少毫西跨导"，单位毫西每毫安，量纲就是每伏。这个量的好处是把尺寸归一化了：同一种工艺、同一个沟道长度下，gm除以ID几乎只依赖一个变量——反型程度系数（inv），也就是归一化的过驱动。它随栅源电压单调下降：弱反型时达到理论上限（约每伏25到28分之一，受亚阈值斜率因子n限制，室温上限约38除以n毫西每毫安每毫安换算后即每伏约25到28毫西每毫安量级），强反型时退到每伏5到15毫西每毫安。第4.3节会再次用到这条曲线，那时光谱的位置直接对应功耗与速度的交换。

传统平方律流程与查表流程的对照：

三个查找表：设计前的准备工作

用任何电路仿真器对目标工艺做一次固定脚本扫描：NMOS与PMOS各扫一遍，沟道长度取若干档（例如0.18、0.5、1、2微米），每档扫描VGS，记录ID、gm、三个端电容。整理出三张归一化表。第一张，gm除以ID对VGS（或对反型系数）；第二张，ID除以W（电流密度）对VGS——有了它，从目标电流反推宽度只需一步除法；第三张，本征增益gm乘ro与特征频率gm除以总电容对VGS——选增益余量与速度余量时用。这三张表一旦生成，对同一工艺一劳永逸，团队里值得存在一个公共仓库。

三张表联合回答的问题，恰好对应第2章每级放大器的三问：要多大的gm（带宽要求）、要多大的ro（增益要求）、要留多少裕量（饱和余量要求）。查表法把这三问从"解方程"降维成"读曲线"。

图：gm除以ID设计流程与传统流程对照

走一遍完整流程：带宽约束下的输入管选型

实例：设计一个共源放大器的输入管，负载电容5皮法，要求-3分贝带宽50兆赫兹，工艺0.13微米。第一步，带宽50兆赫兹乘2乘圆周率约314兆弧度每秒，所需跨导等于omega乘C等于314兆乘5皮法约1.57毫西。第二步，这级不是超低功耗场景，选跨导效率每毫安15毫西（对应过驱动约0.15伏附近，中等反型），则漏极电流等于1.57除以15约0.105毫安，即105微安。第三步，选沟道长度：增益要求不苛刻就取最小长度0.13微米求速度；要求增益则查本征增益表，L取0.5微米时增益余量约30到40分贝。第四步，查电流密度表：0.13微米NMOS在目标栅压下每微米宽度约承载0.15毫安，则W约0.7微米，工艺最小宽度限制下取1微米并微调。第五步，校验：VDS留0.3伏以上保证饱和余量，VGS由表反读约0.55伏。全程没有一个平方律公式，每一步的输出都直接对应一次查表。

💡 关键直觉：查表法里"跨导效率"这个旋钮，就是1.2节"过驱动0.1到0.3伏"的连续化版本——每毫安5毫西对应过驱动约0.4伏（快而费电），每毫安25毫西对应亚阈值（省而慢），中间每毫安15毫西是大多数通用放大器的甜点区。同一个旋钮，模拟视角叫过驱动，数据视角叫跨导效率，一回事。

本节要点回顾

• 归一化的好处：gm除以ID把尺寸与电流解耦，同工艺同沟长下只依赖反型程度，量级从强反型每毫安5到15毫西滑到弱反型上限约25到28毫西
• 三张查找表：跨导效率表、电流密度表、本征增益与特征频率表，一次生成全组复用
• 流程三步：带宽定gm、效率定电流、密度定宽度，最后校验饱和余量
• 算例锚点：5皮法负载、50兆赫兹带宽、每毫安15毫西，得到gm约1.57毫西、电流约105微安
• 本质：查表法不是放弃理论，而是把1.3节的误差清单外包给仿真器，设计者只做选择与校验

延伸：三张表的工程细节与常见误读

做查找表时有三个细节决定表的质量。其一，扫描时必须固定漏源电压并覆盖真实电路会用到的工作点，VDS取1伏上下较通用；偏置在不同VDS的管子直接查表会引入几个百分点误差，需要时按VDS分档各出一套。其二，沟道长度的档位间隔不要太稀——增益与输出电阻对L高度敏感，0.18到2微米之间至少五档，缺档就要回炉。其三，PMOS与NMOS各出一套且不能混用，两者迁移率差三倍，混查会错一整个数量级。表格入库时连同工艺角信息一起存（典型角做设计，慢角快角做核验），否则查出来的最优解在角落上可能不达标。

常见的误读也有三桩。第一桩，把跨导效率当成越高越好：每毫安25毫西的亚阈值点速度极低，宽带电路查到这个点是灾难不是福利——选点必须同时看本征增益与特征频率两张表，三表联查才是完整动作。第二桩，查表定尺寸后忘了核最小宽度：小电流下算出的W常低于工艺最小宽度，四舍五入后电流偏差又回来了，此时应改用更长的沟道而不是硬凑宽度。第三桩，把表当成跨工艺可移植：换工艺必须重扫，阈值、迁移率、氧化层全变了，旧表只配当参考曲线。把这三桩避开，查表法的精度优势才能真正落袋。

• 补三条纪律：VDS分档出表、三表联查选点、跨工艺必须重扫