4.2 选通方案横评：1T1R、1S1R、自整流与 0T1R

4.2 选通方案横评：1T1R、1S1R、自整流与 0T1R

本节摘要：治住 sneak path 的药方是给单元加"单向阀"或"闸门"。本节横评四种单元结构——1T1R（晶体管选通）、1S1R（二端选通器件）、自整流（器件自带方向性）、0T1R（裸奔加系统补偿），给出各自的单元面积、电流能力、工艺代价与适用场景。

四种单元结构，四种押注

「1T1R」这类行话压缩了单元的全部设计哲学：一个晶体管（1 Transistor）串一个忆阻器（1 RRAM）。读法同理——1S1R 是选通二极管加忆阻器，0T1R 意思是零个晶体管裸用器件。四种结构本质上是同一个问题的四种答案：隔离元件要占多少面积、能扛多大电流、能不能堆到第三维。

• 1T1R：晶体管做源极跟随限流器，写入电流由栅压精确控制，读出干净利落。代价是晶体管必须长在硅表面，忆阻器叠在其上，单元面积 4~6 F²，且无法垂直堆叠（晶体管挡路）。嵌入式存储（MCU 片上 eFlash 替代）的主选。
• 1S1R：双端选通器件与忆阻器垂直串联，两个双端器件叠起来单元仍是 4F² 且可 3D 堆叠。选通器件要满足苛刻的四件套：正向导通电流密度够大（mA 级）、反向漏电够小（pA 级）、开启陡峭、自身耐久匹配。这是 3D XPoint 选择的路线。
• 自整流：不做加法，改把忆阻器本身的 I-V 做出强不对称（比如用 Ag 细丝锥形形貌、或界面势垒整流），省掉选通器件的面积与工艺。代价是开关比被整流比"分赃"——总读出窗口 = 阻态开关比 × 整流比，两头都要够大。
• 0T1R：什么都不加。靠读电压压低（0.1~0.2 V）、差分读出、纠错码与重读表决来容忍潜行电流。密度极限 4F² 且真 3D（多层交叉点），是存算一体最爱的结构，也是工程难度最高的。

图：四种选通方案单元剖面对比

选通器件的四件套与主流候选

1S1R 的选通器件是整个 3D 存储路线的咽喉。它要同时满足四条，业内戏称"四件套"：

为什么说 OTS 赢下了这一轮：3D XPoint 的量产证明了硫系阈值开关与 PCM 的工艺同源性（都是硫系化合物，可同炉成膜），其双向阈值开启特性恰好压住 V/3 偏置下的半选漏电。但它没有终结竞赛——OTS 的阈值漂移随循环累积，这让 1S1R 阵列的 endurance 天花板实际由选通器而非存储器决定，选型时必须问清"1S1R 整体 endurance"而不是两个器件各自的数据。

选通器件的失效传染：一个容易被漏算的风险

1S1R 结构有一个 1T1R 不存在的系统性风险：串联结构把两种器件的失效模式耦合在一起。选通器老化漂移（OTS 的阈值电压随循环缓升）会让存储单元"变相失效"——器件本身完好，但选通电压爬出了驱动窗口。这意味着 1S1R 阵列的 endurance 统计必须按"串联整体"做，且良率计算是两者的卷积：两个 99% 良率的器件串联，阵列良率约 98%，而 Gb 级阵列要求单器件良率在小数点后若干个 9。这就是 3D XPoint 之后 1S1R 路线放缓的真实原因之一：不是做不出好器件，是两个好器件"同步老化"这件事在时间尺度上难以同时对齐。评估 1S1R 方案时，把"选通器与存储器的老化轨迹数据放在同一张图上"作为验收动作，一图胜过十页 PPT。

场景化选型的三条结论

嵌入式小容量（Kb~Mb 级）：1T1R 没有对手。晶体管限流让 RRAM 的随机性被驯服（3.1 节细丝粗细即限流大小），良率成熟，且可复用逻辑工艺。22~40 nm 平台的 MCU 嵌入式方案全部走的这条路。

3D 高密度存储（Gb 级）：1S1R 是唯一被量产验证的路线，代价是选通器件研发门槛。自整流是学术上的美丽替代， industrial 上受制于窗口打折后 MLC 能力不足。

存算一体阵列（Mb 级、模拟计算）：0T1R 或弱选通结构占主流——模拟计算天然容忍概率误差，误差可以通过输入编码与训练中感知补偿吸收。1T1R 存算核也存在（每列一个晶体管做行选），它牺牲密度换写入门控，适合需要精确权重更新的在线学习场景。

四方案决策卡（按序自问）
Q1 需要 3D 堆叠吗？ 是 → 排除 1T1R，进入 Q2；否 → 1T1R 默认胜出，验证后收工
Q2 允许概率性读出误差吗？ 是（模拟存算）→ 0T1R/弱选通；否 → 进入 Q3
Q3 愿意投入选通器件研发或采购吗？ 是 → 1S1R（盯住 OTS 四件套）；否 → 自整流 + 分块
​

⚠️ 常见坑：把存储阵列的选通结论直接搬进存算阵列。存储要求每比特确定性，存算要求的是统计意义上的乘加精度——同样是" sneak path 不达标"，存储方案被判死刑，存算方案可能只是精度从 8 bit 掉到 5 bit，完全可用。两套验收标准别混用。

💡 关键直觉：选通方案的选择顺序是"维度（能不能堆）→ 电流（扛不扛得住）→ 误差（预算剩多少）"。先答维度问题，大部分方案就被排除了——顺序反了会在不堆 3D 的项目里白烧选通器件研发费。

从剖面到版图：面积说法的核对方法

四种方案的面积数字（4 F²、4~6 F²）是教科书口径，实际版图还要加上接触孔、行/列驱动的 pitch 匹配与冗余结构。核对供应商面积声明的方法很朴素：要版图的 pitch 数字（X 与 Y 方向的单元间距），乘起来除以工艺节点的 F²，看落在哪个方案的区间—— pitch 对不上的声明，要么藏着未声明的结构，要么用了非标准节点口径。这招在跨厂商对比时尤其有效，因为面积是采购谈判里最常被"口径艺术"美化的指标。

本节要点回顾

• 四方案哲学：1T1R 买确定性、1S1R 买密度、自整流买工艺简单、0T1R 买极限密度，各有明确的支付货币。
• 选通四件套：正向电流、反向漏电、开启陡度、耐久匹配；OTS 当前领先但耐久漂移是 1S1R 的真天花板。
• 整流比是第二开关比：自整流器件的读出窗口被整流比分账，两头都要强导致选择困难。
• 存算与存储验收标准不同：前者容忍概率误差，方案取舍结论不可互相搬运。