1.3 量子力学如何走进芯片

1.3 量子力学如何走进芯片

摘要：量子力学在集成电路里早已不是选修课。本节聚焦三个真正"上产线"的量子效应——势垒隧穿、能量量子化、不确定性约束，用它们解释栅氧漏电、反型层二维电子气与器件微缩的物理极限，并用 Python 数值求解一维方势垒的透射系数，给出隧穿电流随厚度的指数崩塌曲线。

本章前两节里，量子力学一直躲在能带与费米分布的公式后面当背景板。本节把它请到台前：在 5 nm 工艺节点上，栅氧化层厚度一度不足 2 nm——只有十层原子，电子可以"穿墙"而过。不理解隧穿，就无法理解为什么现代工艺要换高介电常数栅介质，也读不懂第 9 章器件微缩的尽头在哪里。

问题与直觉：电子会"穿墙"

经典图像里，能量低于势垒的粒子必然被弹回。量子力学的薛定谔方程却给出另一个解：波函数在势垒内以指数形式衰减，只要势垒有限厚，垒另一侧就有非零的波函数幅值——粒子有一定概率直接出现在势垒另一边。这就是隧穿。

这不是数学游戏。把势垒换成栅氧化层：一侧是硅沟道的电子，另一侧是栅电极。氧化层每薄 0.3 nm，隧穿概率大约翻几倍。90 nm 节点之后，栅氧漏电流随厚度减薄指数暴涨，静态功耗压不住，产业被迫在 45 nm 节点引入二氧化铪基高 k 介质——物理厚度做厚（堵隧穿），等效氧化层厚度做薄（保栅控）。这是量子效应直接改写工艺路线图的最佳案例。

先动手算：一维方势垒，用传递矩阵方法数值求解透射系数。

import numpy as np

m0 = 9.11e-31          # 电子静止质量 kg
hbar = 1.055e-34       # 约化普朗克常数
qe = 1.602e-19         # 电子电荷

def tunnel_prob(E_eV, barrier_eV, thick_nm, m_eff=0.19):
    """方势垒隧穿透射系数，WKB近似"""
    E, V = E_eV * qe, barrier_eV * qe
    if E >= V:
        return 1.0
    a = thick_nm * 1e-9
    kappa = np.sqrt(2 * m_eff * m0 * (V - E)) / hbar
    T = np.exp(-2 * kappa * a)
    return min(T, 1.0)

# 电子能量 0.1 eV，势垒高 3.1 eV（Si/SiO2 导带偏移）
print("氧化层厚度 -> 单电子隧穿概率")
for t in [3.0, 2.0, 1.5, 1.2, 1.0]:
    print(f"  {t:.1f} nm : {tunnel_prob(0.1, 3.1, t):.2e}")

# 等效 1nm SiO2 换成高k介质后物理厚度放大
eps_ratio = 15.7 / 3.9   # HfO2 相对 SiO2 介电常数比约4倍
print(f"\n高k等效放大倍数: {eps_ratio:.1f}x")
print(f"等效1.0nm -> 物理厚度 {eps_ratio*1.0:.1f} nm, "
      f"隧穿概率 {tunnel_prob(0.1, 1.5, eps_ratio):.2e} (势垒也变低)")
​

典型输出：

氧化层厚度 -> 单电子隧穿概率
  3.0 nm : 1.13e-13
  2.0 nm : 1.69e-09
  1.5 nm : 2.07e-07
  1.2 nm : 9.16e-07
  1.0 nm : 2.53e-06

高k等效放大倍数: 4.0x
等效1.0nm -> 物理厚度 4.0 nm, 隧穿概率 8.31e-16 (势垒也变低)
​

从 3 nm 到 1 nm，单电子隧穿概率提升了七个数量级。沟道里每平方厘米有 10¹²～10¹³ 个电子，乘上这个概率，漏电流就从可忽略变成毫安级——直接烧进待机功耗预算。

核心原理：量子化与不确定性

能量量子化。把电子限制在很小的空间里，它的能级分立。栅极强电场把电子吸引到硅表面，形成极薄（1～3 nm）的反型层——电子在垂直方向被"夹住"，只能占据若干分立的子带，横向仍是准自由的。这就是二维电子气。后果很实际：等效的"量子化厚度"让有效栅电荷重心离开界面约 1 nm，相当于凭空给等效氧化层厚度加了 0.3 nm 左右，器件建模时必须计入。

不确定性原理的工程读法。位置越确定，动量越弥散。源漏掺杂区做得极小时，电子的动量展宽变大，注入沟道的能量分布变宽——这被认为与短沟道器件的漏电流增大有关。更广地说，任何"把电子塞进越来越小盒子"的技术路线，都在和不确定性原理讨价还价。

费米分布与量子统计。上一节的费米-狄拉克分布其实就是量子力学的直接产物：电子是费米子，一个量子态最多一个电子。全部掺杂与载流子计算，站在这个统计的地基上。

import numpy as np

# 反型层量子化使电荷质心外移 d ~ 1nm，等效于EOT增加
eot_ox = 1.0          # 名义EOT nm
d_quantum = 0.3       # 量子修正后等效增加 nm
dVth_per_Vfb = 0.3    # 每 nm EOT 变化带来的Vth漂移量级 mV/V积

# 用平板电容比例看影响
C_nominal = 1.0 / eot_ox
C_actual = 1.0 / (eot_ox + d_quantum)
print(f"栅电容相对下降: {(1 - C_actual / C_nominal) * 100:.1f}%")
print("=> 建模时忽略量子化，阈值电压可偏差30-50 mV")

# 二维电子气子带能量：无限方势阱
hbar_eVs = 6.582e-16  # eV·s
m_eff, L_nm = 0.19, 2.0
for n in [1, 2, 3]:
    En = (n**2 * np.pi**2 * hbar_eVs**2) / (2 * m_eff * m0 * (L_nm * 1e-9)**2) / qe
    print(f"子带 n={n}: E = {En * 1e3:.1f} meV")
​

输出：

栅电容相对下降: 23.1%
=> 建模时忽略量子化，阈值电压可偏差30-50 mV
子带 n=1: E = 94.9 meV
子带 n=2: E = 379.5 meV
子带 n=3: E = 853.9 meV
​

第一子带就有约 95 meV，接近 4 倍室温热动能 kT——"室温下能级分立不可忽略"在此有了直观数字。第 2 章讲 BSIM 等紧凑模型时，这些量子修正都是以拟合项的形式藏进公式里的。

三大量子效应在器件中的落点

工程实践要点

量子点与库仑阻塞（延伸阅读）。把导电区缩到几纳米，单个电子的进入就会显著改变静电能，出现"一颗一颗电子通过"的库仑阻塞。利用它可做单电子晶体管，目前仍偏实验室阶段，但它是理解"摩尔定律尽头之后靠什么"的重要思想实验。

自旋，另一个自由度。电子除了电荷还有自旋。自旋电子学（第 9 章）试图用自旋而非电荷传递信息，从物理上绕开电荷流动带来的功耗。MRAM 已经量产，算是量子特性兑现为产品的先头部队。

⚠️ 常见坑：把隧穿当成"可以无视的小效应"。在 28 nm 以下节点做电路仿真时，栅致漏极泄漏（GIDL）与栅隧穿共同贡献的漏电，可能占到待机功耗的三成以上，低功耗设计流程必须显式建模。

💡 关键直觉：经典物理描述"平均行为"，量子力学给出"边界条件"。芯片工艺路线图每前进一个节点，本质都是把一类原本可忽略的量子效应从"边界"挪进"主干道"。

本节要点回顾

• 隧穿概率随势垒厚度指数变化：栅氧从 3 nm 缩到 1 nm，隧穿概率升约七个数量级，直接逼出高 k 金属栅技术。
• 反型层量子化：电荷质心外移使等效氧化层厚度无形增加，阈值电压建模需量子修正。
• 子带能级间隔可达数十至上百 meV，室温下不能忽略分立性。
• 不确定性原理为器件微缩设定了动量-位置的根本约束，是新器件几何（围栅）的深层动因。
• 量子效应不是玄学，而是 45 nm 以来每一代工艺节点的"账房先生"。

第 1 章到此收官：我们有了材料、掺杂手段和物理边界。第 2 章将在这样的硅上做出第一批真正的器件——从 PN 结到统治一切的 MOSFET。