文档摘要

第6章 设计自动化：EDA与硬件语言 章节摘要：百亿晶体管没法手画，管理的唯一办法是抽象加自动化。本章纵览 EDA 工具链从 RTL 到 GDSII 的完整接力（综合、布局布线、签核），讲 Verilog/VHDL 两门硬件描述语言的"并发世界"与可综合子集；沿数字后端之旅走一遍功耗与时序收敛的实战流程，看形式验证如何用数学证明代替穷举仿真。EDA 是芯片工业的"设计母机"——造机器的机器。 会员。《第6章 设计自动化：EDA与硬件语言》收录于灏天文库文集《集成电路科学与工程》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/432-%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E7%A7%91%E5%AD%A6%E4%B8%8E%E5%B7%A5%E7%A8%8B

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流