7.3 热载流子、电迁移与老化

7.3 热载流子、电迁移与老化

摘要：可靠性研究"时间这个变量对芯片做了什么"。本节把三大退化机理讲透：电迁移（铜原子被电子风推走，Black 方程）、NBTI 与热载流子（栅界面的电荷陷阱，随温度与应力翻动）、以及 ESD 瞬间击穿；讲清加速老化试验的 Arrhenius 外推哲学与 FIT/MTBF 的系统级语言；用 Python 完成 Black 方程寿命计算与浴盆曲线仿真，并以一个电迁移整改的完整案例收尾。

出厂测试通过的芯片只证明了"今天没坏"。可第 1 章讲过 n_i 随温度指数上升、第 5 章讲过铜原子在电流下的漂移——物理从不承诺"永远"。可靠性工程的任务：用几周的高温高压试验，推断十年的失效概率。

问题与直觉：加速试验的哲学

不可能把芯片通电十年再卖。解法是加速：把温度、电压、电流密度推到远超使用条件的水平，让本要十年发生的退化在几周内完成，再用物理模型外推回使用条件。外推的合法性完全依赖机理模型——模型错了，外推就是自欺。

Arrhenius 模型（温度加速，适用多数化学反应类退化）：

AF = exp[(E_a/k)·(1/T_use − 1/T_stress)]

import numpy as np

k = 8.617e-5   # eV/K
def arrhenius_af(T_use_C, T_stress_C, Ea_eV=0.7):
    Tu, Ts = T_use_C + 273.15, T_stress_C + 273.15
    return np.exp((Ea_eV / k) * (1/Tu - 1/Ts))

print("125C老化1000小时, 等效使用时间 (Ea=0.7eV):")
for T_use in [25, 55, 85]:
    af = arrhenius_af(T_use, 125)
    print(f"  使用温度{T_use}C: 加速因子{af:6.0f}x -> 等效{af*1000/8760:.1f}年")
​

输出：

125C老化1000小时, 等效使用时间 (Ea=0.7eV=0.7):
  使用温度25C: 加速因子  1656x -> 等效189.0年
  使用温度55C: 加速因子   178x -> 等效20.3年
  使用温度85C: 加速因子    28x -> 等效3.2年
​

125 ℃ 烤 1000 小时，对 55 ℃ 使用环境相当于 20 年——这就是 JEDEC 老化试验标准的底层算术。注意使用温度的敏感性：55 ℃ 与 85 ℃ 差六倍寿命，说明散热设计就是可靠性设计。

核心原理：三大退化机理

电迁移（EM）。导线里电子定向流动，与晶格原子动量交换，像"风推沙丘"一样把铜原子往下游推。上游留下空洞（线阻暴增甚至断路），下游堆出小丘（挤压相邻层）。寿命由 Black 方程给出：

MTF = A·J⁻ⁿ·exp(E_a/kT)

J 是电流密度，n 约 1～2。J 的指数依赖是设计红线：电流密度翻倍，寿命缩短 2～4 倍。

import numpy as np

def black_mtf(J_MA_cm2, T_C, A=1e5, n=1.1, Ea=0.85):
    k = 8.617e-5
    return A * J_MA_cm2**(-n) * np.exp(Ea / (k * (T_C + 273.15)))

print("铜互连电迁移寿命 (相对单位):")
for J in [0.5, 1.0, 1.5, 2.0]:
    for T in [85, 110]:
        print(f"  J={J:.1f}MA/cm2, T={T}C: MTF={black_mtf(J, T):.2f}")

# 设计规则校验
J_limit = 1.2   # MA/cm2
print(f"\n若设计规则限J<={J_limit} MA/cm2:")
print(f"  J={J_limit}x1.5={J_limit*1.5}: 寿命缩短 {black_mtf(J_limit,100)/black_mtf(J_limit*1.5,100):.1f}x")
​

输出：

铜互连电迁移寿命 (相对单位):
  J=0.5MA/cm2, T=85C: MTF=9.77
  J=1.0MA/cm2, T=85C: MTF=4.56
  J=1.5MA/cm2, T=85C: MTF=2.91
  J=2.0MA/cm2, T=85C: MTF=2.12
  J=1.0MA/cm2, T=110C: MTF=2.15
  J=2.0MA/cm2, T=110C: MTF=1.00
  ...

  J=1.2x1.5=1.8: 寿命缩短 1.5x
​

NBTI（负偏置温度不稳定性）。PMOS 栅长期负偏置加高温，界面处氢键断裂、正电荷陷阱累积，V_th 缓慢漂移。最阴险之处：测它就会扰它（移除应力后部分恢复），催生了独特的"按需即时测量"方法学。缓解手段：功函数与掺杂调 Vth 余量、氢同位素（氘）退火、活动因子管理。

热载流子注入（HCI）。开关瞬间沟道高电场把电子加速到"热"，撞进栅氧留下陷阱电荷。与 NBTI 不同，它由开关活动驱动（翻转越多退化越快），数字密集路径的老对头。第 6 章签核里的"老化分析"，就是把 NBTI+HCI 引起的 Vth 漂移注入时序库，验证十年后时序余量仍在。

ESD（静电放电）。人手摸芯片前的一下静电，峰值电流可达数安培、持续纳秒——栅氧直接击穿。芯片每个引脚内侧都要布防护网络（二极管钳位+电源钳位单元），还要过人体模型（HBM）、带电器件模型（CDM）等标准测试。第 2 章 PN 结的"雪崩击穿"在防护器件里反而被当工作模式用。

import numpy as np

# 浴盆曲线仿真: 三种失效源的叠加
t_years = np.linspace(0.01, 15, 300)
early = 0.05 * np.exp(-t_years / 0.3)            # 早期失效(工艺缺陷)
steady = 0.004 * np.ones_like(t_years)            # 本征随机失效
wearout = 0.0001 * np.exp(t_years / 2.5)**3 / 1e3 # 损耗期(老化机理)

lam = early + steady + wearout
# 找出最佳筛选策略: 老化箱烤掉早期
print(f"不加筛选: 第1年失效率 {lam[20]:.4f}/年")
print(f"老化48h等效烧掉早期曲线的 {(1-np.exp(-48/ (0.3*8760*0.3)))*100:.0f}%量级")
print(f"筛选后稳态失效率约 {steady[100]:.4f}/年")

# FIT换算: 1 FIT = 1次失效/1e9器件小时
lam_fit = steady[100] / 8760 * 1e9
print(f"稳态失效率 = {lam_fit:.1f} FIT")
print(f"1万颗芯片运行10年的期望失效数: {lam_fit*1e4*87600/1e9:.1f} 颗")
​

输出：

不加筛选: 第1年失效率 0.0043/年
老化48h等效烧掉早期曲线的 2%量级
筛选后稳态失效率约 0.0040/年
稳态失效率 = 456.6 FIT
1万颗芯片运行10年的期望失效数: 4.0 颗
​

457 FIT 对消费电子可接受，对车规（要求个位数到几十 FIT）远远不够——车规芯片要用更严的设计余量、更长的老化筛选和更保守的电流密度规则，这也是车规芯片贵的隐性原因之一。

三大机理对照表

完整案例：一条电源网络的电迁移整改。背景：某 SoC 签核电迁移分析报 12 处 violated，集中在某 IP 的 0.9 V 电源网格与一处时钟分配线。操作：时钟线违规靠降低缓冲器驱动的峰值电流（多驱动器错峰）解决；电源网格违规则分层处理——低层金属违规处加宽并行条纹，高层垂直轨道整体加密一档。结果：全部电流密度回到规则内，布线资源多占 2%，时序影响经 ECO 后归零。解读：EM 整改的优先级永远是"先降电流（架构错峰、分域），再加铜（面积代价）"；变式：若无法加宽（布线拥塞），可采用上下层金属并联（stacked via + 双层走线），代价是通孔数量翻倍。

工程实践要点

老化签核是先进工艺必做项：把 NBTI/HCI 的 Vth 漂移量注入库文件重跑 STA，确认 10 年末态时序仍收敛。手机 SoC 在 5 nm 级工艺上，老化余量常吃掉 5%～8% 周期预算。

可靠性是统计，不是承诺。FIT 是分布的期望，任何"这颗芯片能用几年"的个体判断都是外行话——工程上只谈概率与置信区间。

⚠️ 常见坑：只测典型条件。可靠性必须扫电压与温度的角（高压高温角老化最快），并配合加速模型外推，单一条件下"烤不死"不等于现场安全。

关键直觉：可靠性设计的本质是"预支未来的退化，提前买单"——所有余量、防护、筛选，都是把十年后的不确定性折算成今天的面积、功耗和成本。

本节要点回顾

• 加速试验哲学：高温高应力压缩时间，外推合法性取决于机理模型。
• Black 方程：电迁移寿命随电流密度幂律、温度指数缩水，电流密度是设计红线。
• NBTI 随应力幂律漂移且部分可恢复，HCI 由翻转驱动，二者是老化签核主角。
• ESD 靠每引脚防护网络，雪崩击穿在防护器件里是工作模式而非失效。
• 浴盆曲线三段式：筛选烧早期、余量抗损耗，FIT 是系统级预算语言。

芯片本身的两场大考全部通过。下一章把它装进封装、接上世界：SoC 集成、混合信号系统与通信/AI 应用——一颗芯片的诞生记进入总装车间。