4.3 接口电路的「净区」设计
4.3 接口电路的「净区」设计
本节摘要：SOURCE 4.3：USB/ETH/HDMI 等外设接口是 CE 传导与 ESD 的双重关口，净区是滤波与保护布局的物理载体。
故障场景：USB 2.0 通过 FCC 但 USB 3.0 SuperSpeed 传导 CE 在 5 GHz 失败
SS 差分对未做 π 型滤波 与 净区隔离，PC 内部数字噪声从 connector 泄出。整改：connector 后 500 mil 净区、CM choke、TVS 靠近焊盘。
USB 3.0 的 SuperSpeed 差分对工作在 5 Gbps，其谐波直接覆盖 5 GHz 频段。故障板的问题在于：SS 差分对从 SoC 出来直接连到 connector，路径上没有共模扼流圈，且 connector 到 SoC 之间的板面上有数字走线穿越，PC 主板上的数字噪声沿 USB 线缆泄出，传导 CE 在 5 GHz 处超标。整改三步：在 connector 后划出 500 mil 净区（区域内除信号与滤波元件外禁走线）、加共模扼流圈（选型额定共模阻抗 90 Ω @100 MHz）、TVS 紧贴焊盘放置。核心思想：净区把「信号—噪声混合区」压缩为「纯净信号区」，让滤波器件在最短路径上工作。
一、净区要素
| 要素 | 作用 | 位置 |
|---|---|---|
| TVS/ESD | 泄放静电 | 焊盘最近 |
| CM choke | 抑制共模 | connector 后 |
| π 滤波 | 差/共模衰减 | 净区入口 |
| 围栏 GND | 隔离数字噪声 | 净区两侧 |
净区的布局次序（从 connector 向内）依次为：TVS → 共模扼流圈 → π 滤波 → 驱动/接收器件。这个次序不是随意的：
- TVS 必须最先迎接静电，且接地回路要短——TVS 地脚到 GND via 距离 ≤ 30 mil，否则泄放路径的电感会把浪涌电压抬高到保护阈值之上；
- 共模扼流圈紧接 connector，把电缆引入的共模电流在进入板内前就抑制掉；
- π 滤波（C-L-C）负责差模与残余共模，位置在净区与内层电路交界处；
- 围栏 GND（两侧过孔墙）把净区与板内噪声区隔离开。
净区下方还必须是完整参考平面：净区上方布局、下方禁止走线，信号与回流在同一垂直区域完成，避免回流绕行。
二、线缆共模
外接 1 m 电缆 使 PCB 走线成为 dipole 馈电，CE 传导对共模极敏感。净区目标：让差模信号通过、共模在板缘被扼制。
电缆效应的量化：1 m 电缆在 150 MHz 处约为 λ/2 长度，作为偶极天线效率接近最高；30 MHz 处 λ/10，仍有可观辐射。电缆上的共模电流主要由「板地电位差 × 电缆对地电容」驱动，因此净区最核心的任务是压低板缘的共模电压源——这正是共模扼流圈与围栏的用武之地。
# π 滤波截止频率设计：抑制指定频段的共模/差模 import math def pi_cutoff_hz(l_uh: float, c_nf: float) -> float: return 1 / (2 * math.pi * math.sqrt(l_uh * 1e-6 * c_nf * 1e-9)) / 1e6 # 例：抑制 100 MHz 以上噪声，L=1.0µH for c in [22, 47, 100]: print(f"L=1.0µH, C={c:>3} nF → 截止 {pi_cutoff_hz(1.0, c):6.1f} MHz") # 例：抑制 10 MHz 噪声（开关电源谐波），L=10µH for c in [470, 1000]: print(f"L=10µH, C={c:>4} nF → 截止 {pi_cutoff_hz(10, c):6.1f} MHz")
π 滤波设计要点：电感选型看饱和电流与直流电阻（I/O 满载电流必须低于饱和电流的 70%）；电容选型看耐压与 ESR；截止频率建议比目标抑制频段低 5–10 倍，保证该频段上有 20 dB 以上的衰减斜率收益。
四、不同接口净区的差异
各接口的信号速率与耦合方式不同，净区设计有差异但共享同一原则：
| 接口 | 速率 | 差分阻抗 | 净区要点 |
|---|---|---|---|
| USB 2.0 | 480 Mbps | 90 Ω | TVS + 共模扼流圈 |
| USB 3.x | 5–20 Gbps | 90 Ω | 上述 + π 滤波 + 5 GHz 级防护 |
| 千兆 ETH | 1 Gbps | 100 Ω | CM choke 必须、TVS 共模 |
| HDMI | 6 Gbps | 100 Ω | 差分对屏蔽、等长优先 |
| CAN | 1 Mbps | 120 Ω | 共模扼流圈 + TVS 总线侧 |
| LVDS | 1–5 Gbps | 100 Ω | 紧耦合差分、完整参考 |
USB 3.x 与 HDMI 的净区还多一条要求：差分对在净区内不得换层、不得靠近其他走线，因为 5 GHz 级信号的隔离带宽非常有限，任何近旁耦合都会直接进入考核频段。ETH 的共模扼流圈额定值应覆盖 100 kHz–100 MHz（变压器后为 10/100/1000BASE-T 的共模抑制区）。
五、净区效果的测量验证
净区是否达标，在样机阶段可以用三种手段快速验证：
- 共模电流探头：夹在接口线缆上，观察其频域包络。净区合格的板，共模电流谱在考核频段应低于限值换算值 6 dB 以上；
- 近场扫描：沿净区到板缘扫描，若 connector 附近 H 场热点密集，说明净区被噪声渗透；
- 差分回损测量：VNA 测接口差分 S 参数，π 滤波与 choke 会引入插损，需确认在信号频带内的插损预算满足系统要求。
三种手段配合，可以在正式测试前完成净区的迭代优化，避免「送测—失败—返工」的长周期循环。
净区评审与 ESD 路径核查
| 检查项 | 通过标准 |
|---|---|
| 净区尺寸 | connector 后 ≥500 mil 内无其他走线 |
| TVS 位置 | 紧贴 connector 焊盘，地回路 ≤30 mil |
| 共模扼流圈 | 位于净区内，紧接 connector |
| π 滤波 | 位置在净区与内层交界 |
| 围栏过孔 | 净区两侧连续 GND via，间距 ≤100 mil |
| 净区下方 | 完整参考平面，无走线穿越 |
| ESD 泄放 | 从焊盘到最近 GND via 路径最短 |
ESD 路径核查最容易被忽视：TVS 导通时浪涌电流峰值可达 30 A（8 kV 接触放电），路径上每 1 nH 电感产生 30 V 尖峰——若 TVS 地脚接得远，浪涌电压会在 TVS 上形成额外压降，使其失去保护作用。ESD 布局的核心是「路径短、环路小」，与 EMC 净区的目标完全一致。
⚠️ 常见坑：滤波器件放远 connector——stub 使高频滤波失效。
💡 关键直觉：净区 = 接口的「海关」，所有进出能量在此检疫。
本章回顾
- ESD 与滤波必须「焊盘级」靠近，顺序为 TVS→choke→π 滤波；
- 电缆长度决定 CE 共模敏感度，1 m 电缆是最严苛的考核形态；
- SuperSpeed/ETH 10G 净区不可省略，500 mil 是最低要求；
- π 滤波截止频率按「目标频段低 5–10 倍」设计，电感看饱和电流；
- 净区下方保持完整参考平面，净区两侧用连续过孔围栏隔离。