7.2.2 电气间隙（Clearance）与爬电距离（Creepage）的合规性

文档摘要

7.2.2 电气间隙（Clearance）与爬电距离（Creepage）的合规性在功率电子与高压PCB设计的战场上，电气间隙（Clearance）与爬电距离（Creepage）从来不是两张印在IEC 60664-1或UL 62368-1标准手册里的静态表格，而是一组动态咬合的物理约束——它们是空气击穿的临界防线，是污染物沿表面蔓延的阻断闸门，更是工程师在铜箔、阻焊、开窗、覆铜、沉金、丝印、V-Cut、压接端子与散热器之间反复权衡后落下的最后一道刻度线。你画下0.8 mm的间隙，可能躲过雷击浪涌；但若忽略PCB表面离子迁移速率、助焊剂残留量与海拔修正系数，这一刀就可能切在绝缘失效的刀刃上。这不是“查表填数”的填空题，而是一场融合材料科学、电介质物理、制造工艺与统计可靠性工程的协同推演。