本节摘要:二维光子晶体在平面内雕刻周期结构,用"面内带隙禁行加面外折射率全反射"的双保险约束光场,是带隙物理与半导体平面工艺的最大公约数。本节拆解平板结构的双保险机制、孔阵列与柱阵列的性能对比、slab 修正的必要性,以及二维器件设计的标准工作流。
从一维升上二维,本节要回答的第一个问题是:为什么主流二维光子晶体是"平板"而不是真正的二维无限结构。纯粹的二维模型(结构沿第三轴无限延伸)只存在于纸面——真实样品必须有厚度、有表面、有衬底。工程界的答案是把二维结构刻进一层薄板(厚度约半个波长量级):板内沿平面方向,孔阵列的带隙负责禁行与导行;板外垂直方向,高折射率板与低折射率衬底覆盖层的折射率差负责全反射。两种约束各管一个方向,配合得当就能把光牢牢按在薄板里——这就是"双保险"机制。第 1 章的里程碑三讲过,这个形态是"三维加工不可行"逼出来的变通,但它意外地踩中了产业的最大公约数:平面工艺全覆盖、与电路同板集成、器件密集排布。二维平板成为二十年间绝大多数光子晶体论文与产品的共同底座。
二维设计的第一个分叉是基元形态:在高折射率背景上打孔,还是在低折射率背景上立柱。两者都周期、都开带隙,但开给不同偏振。定量的经验规律:空气孔阵列(三角晶格)对 TE 偏振(电场主要在面内)出宽带隙,介质柱阵列对 TM 偏振(电场沿柱轴)出宽带隙。根源藏在第 2 章那句话里——介电函数倒数在算符中的位置决定了低介电区对哪种场分量的权重更大。由此得出选型口诀:光源与探测器偏振不确定时选孔阵列保 TE 主流设计;需要与沿柱轴偏振的光源(如某些量子点)匹配时选柱阵列。另一个实用差异是工艺:孔阵列直接在平板上刻蚀,柱阵列需要额外的显影转移与结构保持步骤,产量与良率普遍吃亏——这也是孔阵列在文献与产品中占比更高的原因之一。

"二维计算、三维器件"之间有一笔必须显式记账的差价。无限高平板近似(有效折射率法)把面外约束折算成一个等效折射率,然后按纯二维计算——速度快,但误差系统性存在:面外泄漏让真实模式并不完全被"关"在面内,等效折射率随模场分布变化而漂移。净效果通常是:平板的真实带隙比二维计算窄,带隙位置整体上移。工程对策分两档。保守档:把二维结果当作上限,设计时给带隙留出百分之十几的余量,器件指标按余量后验收。精细档:直接做三维计算(时域有限差分或三维平面波展开),或采用折中的"二维加修正"模型。判断用哪档的依据是器件对波长的敏感度:滤波器、微腔类器件峰位敏感,必须精细档;宽带的波导与反射结构,保守档足够。
把本章之前的所有工具串起来,二维器件的设计流程已经完全定型,值得作为模板记住。第一步,晶体选型:按偏振需求选孔或柱阵列,按带隙宽度需求定晶格类型(三角晶格是默认起点,六角与蜂窝服务于对称性特殊的需求)。第二步,参数粗扫:用二维平面波展开扫孔径比,锁定带隙宽度最优的孔径区间,同时确认带隙覆盖目标归一化频率。第三步,缩放对准:按目标波长反推晶格常数,把带隙中心平移到位。第四步,缺陷嵌入:在带隙内设计波导或腔(第 4 节的手册在此生效),改用超胞计算验证缺陷模频率与单模性。第五步,三维校验:对敏感器件做 slab 修正或三维仿真,核减性能预期。第六步,工艺交接:把孔径、晶格常数、深宽比连同公差敏感度表一起交给工艺端(第 3 章的交接格式)。这条工作流没有任何一步是新知识——它的价值在于顺序:顺序错了,每一步都会返工。
六步工作流跑起来是什么样?把一次真实量级的设计全程走一遍,数值取工程常用档。任务:设计一个工作在 1550 纳米、TE 偏振的三角晶格孔阵列 slab,作为后续微腔的母版。第一步选型:TE 需求确定孔阵列,三角晶格起步。第二步粗扫:二维平面波展开扫孔径比,从 0.25 到 0.50 每五百分点取一点,归一化带隙宽度在 0.30 附近达到峰值约百分之三十三,孔径比取 0.30。第三步缩放:带隙中心归一化频率约 0.30,目标波长 1550 纳米,按波长等于归一化频率分之晶格常数换算,晶格常数约 465 纳米——与文献里通信波段设计的惯用值一致,交叉验证通过。第四步嵌缺陷(为后续微腔预留):移孔构成点缺陷,超胞计算得缺陷模落在带隙内靠下边缘,频率 1560 纳米,微调孔径可对准目标。第五步三维校验: slab 厚度取 220 纳米(绝缘体上硅标准顶硅层),三维计算显示带隙收窄到约百分之二十二、整体上移——按二维结果直接制造的器件,峰位会偏高约三十纳米,这就是"差价"的具象数字。第六步工艺交接:孔径 140 纳米加晶格常数 465 纳米加深宽比约 1.6,连同敏感度表(孔径每纳米对应峰移两纳米级)交付。整个复盘的看点在第五步:二维与三维之间那三十纳米的差价,就是新手与熟手作品分野的起点。
问:为什么三角晶格几乎是默认选择?
六重对称性让布里渊区更接近圆形,各方向的带隙边缘更接近,容易"拼"出方向带隙;同时三角晶格的两个基矢等长,设计对称性好。正方晶格在特定 TM 设计里也有使用,蜂窝晶格主要服务于能带简并与拓扑类设计。
问:平板厚度怎么定?
经验起点是板厚约等于晶格常数的六成到八成,且满足面外模式截止条件(只允许基模存在)。太薄约束不住面外场,太厚则多模化、带隙受面内面外耦合干扰。设计时用三维仿真核对基模单模性。
平板设计过评审会时,最常被追问的四个问题与参考答法。追问一:带隙算的是二维还是三维?——必须答三维或修正后的等效,只报二维结果会被要求补修正。追问二:工作点离带边多远?——太贴边则工艺偏差直接把器件推出带隙,惯例留出百分之十以上的带隙余量。追问三:面外模式有没有高阶风险?——板厚选择必须给出基模单模性证明,多模平板的弯曲与耦合会引入串扰。追问四:工艺散布下峰位漂移多少?——敏感度表是标准答案,没有敏感度表的设计过不了量产评审。四个追问的共同底色:评审者考察的不是设计点本身,而是设计点周围的鲁棒性——把每个参数的"周围"都量化过,设计才算完成。
二维是最务实的维度,三维则挂着圣杯的名声。下一节直面完全带隙的诱惑与它的全部工艺债务。