6.2 模拟与混合信号设计中的FinFET

6.2 模拟与混合信号设计中的 FinFET

模拟设计师拿到 FinFET PDK 的第一件事，往往是去找"长沟道器件"。 库里最短的二十纳米沟道，在放大器里几乎不可用：输出电阻低、增益薄、1/f 噪声大。数字流程里 FinFET 是红利的兑现，模拟流程里它先是一张重新谈判的账单——连续可调的宽度没了（第 4 章的宽度量化）、体偏置没了（体跟源短接）、电源电压从一点二伏掉到零点七伏，套娃式的共源共栅叠不起来。但账本的另一侧也在进账：输出特性更平、失配的新主宰（金属栅功函数纹理）对面积的惩罚更温和、隔离更好。本节算清三笔账——增益、匹配、噪声——再补上射频与校准两个收尾话题。

增益的账：输出电阻在进账，电源电压在扣款

单级放大器的本征增益是 g_m \cdot r_o。平面时代的痛苦来自 r_o：短沟道器件的漏致势垒降低让输出曲线早早翘起，沟道长度调制凶猛，二十纳米器件的本征增益常常只有个位数倍。FinFET 在这一项上是进账——三面栅把沟道电势管得很严，DIBL 从平面同类的大几十毫伏每伏压到二三十毫伏每伏，输出电阻因此高出一个量级，同样沟长下的本征增益反而不差。

但扣款项更狠：电源电压。共源共栅（cascode）是模拟设计师换增益的传统手段——两层管子叠起来，用上面那层把下面那层的漏电压钳住，输出电阻翻倍再翻倍。问题在于每一层都要吃掉一份电压余量：阈值加过驱动的量，先进节点上大约零点三到零四伏一层。电源只剩零点七伏，两层一叠，输出摆幅被吃得所剩无几。于是增益结构整体转向：两级放大、增益自举、或者用长沟道器件硬堆输出电阻——这就是开头那一幕的由来：PDK 里专门保留的二到四倍最小沟长的模拟器件，牺牲一点带宽与面积，换取平得多的输出特性。模拟设计从"堆叠换增益"变成了"并联加反馈"的时代。

宽度量化的账也要重算。gm/Id 设计流程在 FinFET 下照样能用，但电流只能按整鳍档位调：要一点五倍电流，只能在两鳍和一鳍之间选，然后靠沟长、栅压档位去凑。有经验的做法是先定鳍数（由电流与噪声预算定），再用沟长与偏置微调——旋钮的优先级与平面时代正好倒过来。

匹配的账：主宰从掺杂涨落换成功函数纹理

匹配决定电流镜、差分对、比较器的精度上限。平面时代的第一定律是 Pelgrom 定律：失配标准差 \sigma_{\Delta V_{th}} = A_{V_t}/\sqrt{WL}，面积翻四倍、失配减半，而 A_{V_t} 的主要来源是沟道掺杂的随机涨落。FinFET 改写了这条定律的两个环节。

其一，涨落来源换了。 FinFET 沟道是轻掺杂乃至接近本征的——第 2 章讲过，三面栅的静电控制不再依赖重掺杂来压制穿通，于是随机掺杂涨落（RDF）的贡献大幅退场。顶上来的是两个新主宰：功函数纹理（WFV，work function variation）——金属栅是多晶材料，晶粒取向不同功函数就不同，栅极里有多少颗晶粒盖住沟道，阈值就跟着晃多少；以及鳍形貌涨落——线边缘粗糙度与鳍高波动直接改变有效宽度。用数字感受一下：典型先进节点上，一颗金属晶粒的横向尺寸是五到十纳米，一根鳍的栅极下方只覆盖几颗晶粒——统计样本小到无法平均，这就是单鳍器件失配居高不下的根源。

其二，面积的算法换了。 Pelgrom 的 WL 里，宽度现在只能按鳍数离散地加。好在结论方向依然友好：鳍数翻四倍，失配大约减半，而且多鳍并联天然把不相关的晶粒涨落平均掉了。工程上的等效形式是 \sigma_{\Delta V_{th}} \propto 1/\sqrt{N_{\text{fin}}}——想要更高精度的差分对，就付更多鳍。共质心、叉指这些版图手艺仍然有效，但它们平均的是空间相关的涨落（工艺梯度），对逐点随机的晶粒纹理无能为力——后者的解药只剩两味：加鳍数，或者上片上校准。

# 失配预算小工具：RDF 退场后，FinFET 的 Vth 失配由功函数纹理主导
import math

# 典型参数（示意量级）：单鳍等效失配 A_wf≈2.8 mV·um，栅长 L 单位 um
def sigma_vth(n_fin, L=0.02, A_wf=2.8e-3):
    # 等效 Pelgrom 形式：sigma ∝ A_wf / sqrt(Nfin * L)，L 为有效栅长 um
    return A_wf / math.sqrt(n_fin * L)

for n in [1, 2, 4, 8, 16, 32]:
    s = sigma_vth(n) * 1e3  # -> mV
    print(f"Nfin={n:2d}: sigma(dVth) ≈ {s:5.2f} mV")

# 差分对失调 = sqrt(2) × 单管失配；6 位比较器需要失调 < 1 LSB ≈ VDD/64 ≈ 11 mV (VDD=0.7V)
need = 0.7 / 64
n_req = 0
for n in [1, 2, 4, 8, 16, 32, 64]:
    if math.sqrt(2) * sigma_vth(n) < need:
        n_req = n
        break
print(f"结论：要压住 1 LSB 失调，差分对每侧至少 {n_req} 鳍，否则必须上校准")
​

跑完这段代码你会看到一个残酷的结论：单鳍器件的失配是毫伏级的，而一个六位比较器的一位最低有效位不过十几毫伏——靠加鳍数硬堆，面积很快失控；先进节点的模拟 IP 几乎全部转向"中庸版图加片上校准"：熔丝微调、数字辅助校准、斩波稳定，把残余失配交给上电后的一次性或连续校准流程消化。模拟设计从"画得准"的时代，进入了"算得清加补得勤"的时代。

噪声的账：1/f 与随机电报跳变

第三笔账最折磨人。1/f 噪声的强度反比于栅面积——栅越小子噪声越大，而 FinFET 的单鳍栅面积恰好小得可怜。更麻烦的是它的微观形态：栅介质里的陷阱随机俘获又释放沟道载流子，单鳍器件里一两个活跃陷阱就足以让漏电流呈现清晰的台阶状跳变——随机电报噪声（RTN）。对采样电路，这是比较器偶发误判的来源；对锁相环，它是杂散的种子。

工程对策按成本从低到高排：加长沟道（栅面积直接变大，代价是带宽）、关键输入级用 PMOS（空穴对界面陷阱的敏感度低于电子，历史上 PMOS 的 1/f 通常好一个量级）、斩波稳定（把信号搬到高频，噪声搬回低频滤掉，代价是残余毛刺与时钟馈通）、相关双采样（采样系统里天然合用）。注意到这些手段没有一样是"新发明"——FinFET 时代把老手段从可选变成了必选。这正是全书反复出现的一个模式：技术换代不消灭问题，只改变问题的租金。

射频一段话收尾：FinFET 的特征频率与最大振荡频率在先进节点上都进了几百吉赫的量级，寄生沟道电阻低、噪声系数不差，收发机前端已经全面 FinFET 化；射频设计师要适应的主要是两条——多鳍并联的版图寄生（源漏引出电阻随鳍数增长），以及衬底耦合在密集 SoC 里更突出的隔离问题。

图 6-2 模拟三笔账：平面时代与 FinFET 时代的对账单

本节要点回顾

• 增益账：三面栅压 DIBL，输出电阻进账一个量级；但低压电源让 cascode 叠不起来，增益结构转向两级、自举与长沟道器件——PDK 里的模拟长沟器件由此而来。
• 匹配账：沟道近本征让 RDF 退场，功函数纹理（金属栅晶粒）与鳍形貌涨落接管；失配近似 \propto 1/\sqrt{N_{\text{fin}}}，共质心只能治空间梯度，治不了逐点纹理。
• 校准上岗：单鳍失配毫伏级、比较器一位 LSB 十几毫伏，光靠加鳍面积失控——熔丝微调与数字校准从可选项变成先进节点模拟 IP 的标配。
• 噪声账：栅面积小推高 1/f，活跃陷阱造成 RTN 台阶；对策按成本排序是加长沟道、PMOS 输入、斩波与相关双采样。
• 射频不悲观：特征频率几百吉赫、前端已全面 FinFET 化，要适应的是多鳍版图寄生与密集 SoC 的衬底隔离。

三笔账算完，FinFET 在电路层面的能力边界就清楚了。但一颗芯片能做出来，靠的不只是器件与电路——下一节把镜头拉到厂房外，看这条产业协同链怎么把一根鳍变成一颗产品。