"3 纳米之后为什么各家都换了架构?是光刻刻不出更窄的鳍吗?" 不是。极紫外光刻的分辨率够用,刻蚀也能把鳍做到五纳米以下。真正的答案是三笔账同时算不下去了:鳍的高宽比撑不住结构、量子限制让栅控在鳍心失守、统计涨落在单鳍尺度上失控——而且这三笔账互相锁死,任何一笔单独看都还有余地,叠在一起就是死局。本节把三重极限逐一拆开定量刻画,再看它们如何环环相扣,最终逼产业在鳍的巅峰期就宣布换代。
FinFET 的缩放逻辑里藏着一对方向相反的力。静电控制要求鳍窄:栅的电场要从两侧穿透整个鳍体,鳍越宽,中心越是"天高皇帝远"(第 2 章的自然长度账)。驱动电流要求鳍高:FinFET 的有效宽度等于两倍鳍高加鳍宽,单元高度定了之后,电流就靠鳍高撑(第 4 章的宽度量化账)。两个要求一起作用,鳍的高宽比 AR = H_{\text{fin}}/W_{\text{fin}} 逐代攀升:初代 FinFET 大约二到三,成熟节点四到五,末期逼近六。
数字本身不吓人,吓人的是它改变了结构的受力与制造性质。高宽比超过五的鳍,在刻蚀与清洗工艺里越来越像悬臂结构:侧壁的原子层粗糙度不再只是电学问题,也成了机械问题——鳍宽缩到五纳米以下时,侧壁氧化与界面应力重构足以让单根鳍自发弯曲。刻蚀侧壁的形貌控制、抗反射涂层对高深宽比图形的填充、湿法清洗后鳍的粘连倒塌,每一项工艺难度都随高宽比非线性上升。
更根本的约束在光刻侧:鳍宽的方向实际上已经不缩了。鳍节距每代仍在缩(第 5 章的三个节距之一),但缩的是间距、不是单鳍宽度——单鳍宽度停在五纳米上下已经多代,因为再窄,粗糙度占比与形变风险就失控。鳍距缩小靠的是把鳍做高做密,静电控制靠的是鳍不能宽——这对矛盾没有几何解,只有架构解。
第二重极限更隐蔽。FinFET 的电学模型默认:栅压变化,整个鳍横截面的电势同步响应。这个近似在鳍宽六纳米以上成立;鳍宽缩到四纳米以下,硅中电子的德布罗意波长(二到三纳米)与鳍宽相当,载流子必须用量子化的能级描述——量子限制效应登场。
它带来两个后果。其一,载流子"贴壁"而栖。量子化的基态能级把电子波函数推向栅介质界面,沟道中心反而成了电势的"自治领地"——栅压的手指越来越只摸得到鳍的皮肤,摸不到鳍的心脏。有效栅控随鳍宽缩小而坍缩,DIBL 与亚阈值摆幅在末期节点反弹恶化。其二,能带结构本身被改写。量子限制抬升子带能量、增大有效质量,迁移率跟着受损——鳍窄了,不但更难管,跑得还更慢。这也是第 6.2 节模拟设计师抱怨"输出特性变怪"的物理根源之一。
把这两重极限放在一起看,会发现一个残酷的对称:鳍宽大,静电失守(漏电);鳍宽小,量子失守(栅控与迁移率)。FinFET 把可用的鳍宽窗口压到了只剩一两纳米宽的窄缝,而这条缝的两壁还在逐代收紧。
第三重极限在第 4 章已经埋好伏笔:宽度量化之后,最小电流单位是"一根鳍",所有统计涨落都以单鳍为放大单元。鳍宽五纳米、粗糙度均方根零点五纳米——线边缘粗糙度占到鳍宽的六分之一,而且沿沟道方向随机起伏,同一根鳍上不同位置的隧穿概率可以差出数量级。功函数纹理(金属栅晶粒)的统计样本同样只剩几颗晶粒。加上源漏延伸区仅有的几十个掺杂原子,单鳍器件的阈值离散度在末期节点逼近电路容忍的极限。
平面时代这些涨落靠"面积平均"吸收——晶体管做得大,涨落被摊薄。FinFET 时代面积平均的旋钮被逐个没收:宽度只能整鳍加(第 4 章),沟长不能加(性能代价),掺杂已经轻到不能再省。设计端可用的补偿手段先于工艺能力耗尽——这是极限的另一种表述。
# 三重极限的相互锁定:任何单笔账都有余地,叠加即死局 rows = [ # (节点代, 鳍宽nm, 鳍高nm, LER均方根nm, 金属晶粒nm) ("初代 FinFET", 8.0, 34, 0.6, 20), ("中期节点", 6.0, 42, 0.55, 15), ("末期节点", 5.0, 45, 0.50, 10), ] print(f"{'代际':<10}{'AR':>6}{'LER/鳍宽':>10}{'栅下晶粒数':>10} 判定") for name, w, h, ler, grain in rows: ar = h / w ler_ratio = ler / w * 100 n_grain = (grain * 2) // w # 栅长方向两颗晶粒宽的粗略估计 flags = [] if ar > 5: flags.append("结构高危") if w < 6: flags.append("量子限制区") if ler_ratio > 8: flags.append("粗糙度失控") if not flags: flags.append("仍有余量") print(f"{name:<10}{ar:>6.1f}{ler_ratio:>9.1f}%{n_grain:>8.0f} {'、'.join(flags)}") # 输出趋势:AR 从 4.3 涨到 9.0(悬臂化);LER 占比从 7.5% 涨到 10%(电学尺寸随机化); # 栅下晶粒数跌破 4(功函数纹理无法平均)——三盏红灯在末期同时亮起
跑完这段代码,"互相锁死"就具体了:想缓解结构极限就得降高宽比,要么加宽鳍(静电与量子极限恶化)、要么降低鳍高(电流档位变粗、宽度量化更痛);想缓解涨落就得加面积(鳍数或沟长),密度与性能立刻还债。三条出路分别撞上另外两重极限的墙——这才是 FinFET 终点的准确画像:不是某一项物理撞墙,是优化空间被三面墙夹成了零。

三重极限锁定之后,路线图上只剩两个选项:继续在鳍的框架内做"边际改进",或者换架构。产业的算盘很清楚:继续改进鳍,每代能挤出的性能功耗收益只剩个位数百分点,而研发与产线改造成本照旧——投入产出比逐代恶化(第 5 章的密度增益衰减就是它的宏观投影)。换架构风险大、一次性的投入大,但它同时赎回三笔账:静电控制交给四面包裹、结构稳定性交给水平薄片、宽度量化直接消失。当边际改进的收益曲线与换架构的收益曲线交叉,换代就从备选变成默认——这就是各晶圆厂在鳍的量产巅峰期宣布环栅路线的决策逻辑。
值得注意的是接班的姿态:不是推倒重来。第 7.2 节会看到,纳米片 GAA 复用了 FinFET 产线的绝大部分基础设施——极紫外光刻、原子层沉积、化学机械抛光、栅极工程一脉相承。FinFET 不是被抛弃的旧船,是造新船的船坞——它二十年积累的工艺与设计生态,正是接班人能快速落地的全部理由。
极限刻画完毕,验收标准已立。下一节看接班人纳米片如何逐一赎回这三笔账——顺带把第 4 章设计者最痛的宽度量化难题一并归还。