7.2 GAAFET：环绕栅极的第二次立体化

7.2 GAAFET：环绕栅极的第二次立体化

把竖立的鳍放倒、切成几片水平堆叠的薄片，栅从三面包变成四面裹——纳米片 GAAFET 用一个"翻身"动作完成了晶体管的第二次立体化。 这个动作赎回了 7.1 节的三笔账：薄片水平放置，高宽比的机械困境消失；栅四面包裹，量子限制的窗口后撤；片宽连续可调，宽度量化直接消失——设计者拿回了 FinFET 没收的连续旋钮。但接班人也要签自己的账单：牺牲层释放刻蚀的粘连风险、片厚涨落成为新的统计主宰、片间热耦合约束堆叠数。本节沿工艺主线拆解这场交接，再看叉型片与 CFET 把这条路继续往前推了两步。

一个翻身：从竖鳍到躺片

理解 GAA 最快的方式是把它看成"放倒的 FinFET"。FinFET 的沟道是竖立的鳍，栅包住顶面与两侧；纳米片 GAA 把沟道换成水平悬空的薄片，栅介质与金属栅保形地裹住每一片的上下左右——6.1 节包角谱系的终点，360 度无死角。三片堆叠的纳米片，等于把三根鳍的电流能力叠在同一个占位上，而每片都被完整包裹。

这个几何动作的收益可以逐条对上 7.1 的三重极限。结构上，薄片的厚度由外延生长控制（原子层级精度），不再是刻蚀高深宽比图形；水平薄片也不存在悬臂受力问题。静电上，四面包裹让自然长度进一步缩短——第 6.1 节算过，同厚度下约为三栅的六成；更关键的是沟道厚度从"最难控的刻蚀尺寸"变成"最好控的外延尺寸"。设计上，最大的礼物悄然而至：FinFET 的电流按鳍数整档跳变，纳米片的宽度却是版图上连续可画的——第 4 章的宽度量化难题，一觉醒来消失了。

# 电流档位对比：FinFET 整数化 vs 纳米片连续化
# 假设单鳍等效驱动 1.0，纳米片按宽度比例给驱动（片宽可连续取值）
fin_units    = [1, 2, 3, 4, 5]                     # FinFET：只能整根加
sheet_widths = [12, 16, 20, 24, 28, 32]            # 纳米片：版图上连续可调 nm
K_sheet = 1.0 / 20                                  # 每 nm 宽度的驱动系数
need = 3.7                                          # 设计目标：3.7 倍单管驱动
print("FinFET 可选档位:", [f"{u:.1f}" for u in fin_units])
print(f"目标 3.7 -> 只能选 4.0 档，过设计 {(4.0/need-1)*100:.0f}%")
sheet_fit = [w * K_sheet * 3 for w in sheet_widths]  # 三片堆叠
best = min(sheet_fit, key=lambda x: abs(x - need))
print("纳米片三片堆叠可选档位(采样):", [f"{v:.2f}" for v in sheet_fit])
print(f"目标 3.7 -> 可落在 {best:.2f}，偏差 {(abs(best-need)/need)*100:.1f}% 内")
# 结论：库设计者重新获得连续旋钮 单元档位可以按实际需求定制 过设计与欠设计同时减小
​

宽度连续化的连锁反应远不止"旋钮变多"。标准单元库可以按真实需求定制驱动档位，过设计与欠设计同时收窄；模拟设计师找回了熟悉的等效宽度语言（第 6.2 节的账本好算了）；SRAM 单元终于摆脱"要么一鳍要么两鳍"的尴尬——第 5 章说过，SRAM 是密度叙事里最先躺平的那条线，纳米片给了它久违的微缩空间。

工艺主线：三步造出一副"琥珀包裹"

纳米片的制造可以浓缩成三个关键动作。第一步，外延超晶格：在硅衬底上交替生长硅与硅锗层——硅层是未来的沟道，硅锗层是未来的牺牲层。厚度控制是原子层级的，这就是"沟道厚度变成最好控的尺寸"的来历。第二步，选择性释放：把鳍壁上的硅锗横向掏空，硅片悬空。刻蚀的选择比要求苛刻——只蚀硅锗、不伤硅，而且要在纳米尺度的横向坑道里均匀掏进几十纳米。湿法释放后悬空的薄片像微缩的吊桥，干燥时表面张力足以让它们粘连塌陷——"粘连（stiction）"是 GAA 良率团队的新噩梦，解法从专用干燥工艺到临界点干燥，无所不用。第三步，保形包裹：在悬空片的四面包沉积高 K 介质与金属栅，填满释放留下的空腔——第 3 章的原子层沉积与金属栅填充工艺在这里被推到几何极限。

真正的新工艺关口是内侧墙（inner spacer）。源漏外延之前，要在栅极两侧的牺牲层坑道里先垫入一层介质，把栅极与源漏外延区隔开——相当于给四面裹的栅极戴上一副"护肩"。它的厚度直接决定栅漏重叠电容，几纳米的偏差就足以吃掉性能收益；而它形成在释放坑道的侧壁上，量测与控制都极难。FinFET 时代的侧墙（spacer）工艺在这里升级成了三维版本，难度上了一个台阶。

账单：接班人的三笔新欠款

赎回三笔旧账的同时，纳米片签下三笔新账。其一，片厚涨落接管统计主宰。沟道厚度从刻蚀尺寸变成外延尺寸，均匀性确实更好，但每一片的厚度偏差仍然直接进阈值电压——三片堆叠的器件里，片与片之间的厚度差还造成电流分配不均。其二，片间热耦合加剧自热。悬空薄片的热只能沿两端源漏外延导走，片与片之间隔着栅介质，热阻比 FinFET 更高——第 4 章的自热效应在 GAA 里更重，约束了堆叠片数与功率密度。其三，释放与填充工艺的良率税。横向掏蚀的均匀性、粘连风险、空腔填充的空洞——每一项都是新的良率漏斗。产业视角的总结是：GAA 的物理红利是真的，但第一次把"横向三维工艺"推上量产，爬坡成本比当年 FinFET 更陡。

往前再走两步的路线也已铺开。叉型片（forksheet）：在 n 与 p 器件之间预先立起一堵介质"隔墙"，让两种极性的纳米片贴得更近——单元宽度再缩两三成，代价是隔墙工艺的对准精度。CFET：把 p 型纳米片直接叠在 n 型之上，互补对上下共用占位，单元面积近乎减半——这是把 6.1 节独立栅"垂直复用"思想推到极致的形态，工艺挑战也最重（层间对准、热预算、垂直通孔）。它们是路线图上排队的两站，不是本站的对手。

图 7-2 交接现场：FinFET 与纳米片 GAA 的截面对账

本节要点回顾

• GAA 是放倒的 FinFET：沟道换成水平悬空薄片，栅四面包裹，包角谱系走完 360 度；三片堆叠等于把三根鳍的电流叠进同一占位。
• 厚度换了主宰者：沟道厚度从刻蚀尺寸（难控）变成外延尺寸（原子层级可控），7.1 的量子窗口与结构困境同时后撤。
• 宽度连续化是最大的设计礼物：第 4 章的宽度量化消失，库档位可定制、过设计与欠设计同时收窄，SRAM 拿回微缩空间。
• 三步工艺主线：超晶格外延、选择性释放、保形包裹；内侧墙是新的关口——它的厚度直接定栅漏重叠电容，量测与控制都最难。
• 新账单同样真实：片厚涨落接管统计主宰、片间热耦合约束堆叠数、释放与填充工艺收良率税——第一次把横向三维工艺推上量产。
• 路线图还有两站：叉型片用介质隔墙压缩 n/p 间距，CFET 垂直堆叠互补对、单元面积近乎减半，工艺挑战逐站加码。

结构的牌打到这里，红利已见底——片厚再薄下去就是二维材料的地界，静电再好下去也要撞玻尔兹曼极限。最后一节看框架之外的两张牌：换沟道与换栅的物理。