6.2 延迟模型（零延迟、传输延迟、惯性延迟）

文档摘要

6.2 延迟模型（零延迟、传输延迟、惯性延迟）在数字电路的抽象世界里，时间从来不是均匀流淌的河流，而是一条被精心刻度、分段赋权、甚至可被选择性“忽略”的精密标尺。当我们站在Verilog语言的高处俯瞰其时序控制体系，第六章“时序控制与事件机制”便如一座横跨行为建模与物理实现的悬索桥——它一端锚定于程序员对逻辑功能的直觉表达，另一端则深扎于硅基芯片中电子漂移、电容充放、门级传播的真实物理土壤。而本节所聚焦的6.2 延迟模型（零延迟、传输延迟、惯性延迟），正是这座桥上最关键的承重桁架：它既非纯粹的数学理想化，亦非彻底的器件寄生拟合；它是一组语义契约，是硬件描述语言在“可综合”与“可仿真”之间划出的三道动态分界线，更是数字系统工程师在架构权衡、验证完备性与物理收敛性之间反复校准的基准罗盘。