7.1 基本门原语（and、or、not、xor等）

文档摘要

7.1 基本门原语（and、or、not、xor等）在数字电路设计的宏大叙事中，门原语（Gate Primitives）从来不是教科书里静止的逻辑符号，而是一组具有物理实感、电气意志与结构主权的硅基语法原子。它们是Verilog语言中唯一能直接映射到晶体管开关行为的建模层——既非行为级的抽象幻影，亦非RTL级的寄存器流水幻象，而是介于布尔代数与CMOS版图之间那道不可逾越又必须穿越的“语义窄门”。当我们站在第7章“门级与基本原语建模”的门槛上回望，前序章节所构筑的模块化思想、层次化封装、信号驱动范式，此刻都需在此处接受一次根本性的降维校准：从“它应该做什么”，转向“它如何被电荷驱动、被阈值定义、被负载拉扯、被工艺漂移所扰动”。这正是7.