9.1.2 推断逻辑（latch、FF、组合逻辑）

文档摘要

9.1.2 推断逻辑（latch、FF、组合逻辑）在数字电路设计的世界里，有一句被无数FPGA工程师反复咀嚼、又屡屡踩坑的箴言：“你写的不是代码，是硬件。” 它像一把刻刀，精准地划开了软件思维与硬件思维之间那道看似透明、实则坚硬的玻璃墙。而当我们真正站在综合器（Synthesizer）的入口处——那个将Verilog或VHDL文本翻译成门级网表（gate-level netlist）的“炼金炉”前——这句话便不再是修辞，而是物理现实：综合器不会执行你的代码；它只推断你的意图，并用触发器（FF）、锁存器（Latch）和组合逻辑门去实现它。这正是9.1.2节的核心命题：推断逻辑（Inferred Logic）。