8.1.2 不可综合陷阱：变量时序、后向驱动

文档摘要

8.1.2 不可综合陷阱：变量时序、后向驱动在数字电路设计的浩瀚星图中，综合（Synthesis）是连接算法逻辑与硅基物理世界的唯一渡桥。它不像仿真那样宽容——仿真器可以容忍你用循环遍历一万个时钟周期，可以接受变量在任意时刻被反复赋值，甚至允许你在块里偷偷写一个“看起来像组合逻辑”的时序行为；而综合器，却是一位戴着显微镜、手持游标卡尺、逐行扫描RTL代码的严苛法官。它不看意图，只读语义；不听解释，只认规范。一旦你的代码触碰到那条看不见的“不可综合红线”，综合器不会报错，也不会警告——它只会沉默地生成一份功能完全偏离预期的网表：信号悬空、锁存器悄然滋生、时序路径诡异地倒流、状态机在复位后跳进未知深渊……这些，正是“8.1.2 不可综合陷阱：变量时序、后向驱动”所锚定的致命暗礁。