3.2.2 动态随机存储器（DRAM）：刷新机制与 1T1C 结构

文档摘要

3.2.2 动态随机存储器（DRAM）：刷新机制与 1T1C 结构在芯片设计的浩瀚星图中，DRAM 从来不是那个最耀眼的主角——它不参与指令调度，不执行算术运算，不决定流水线深度；但它却是整个系统沉默的脊梁。当 CPU 在纳秒级完成一次寄存器读写，当 GPU 吞吐着每秒数 TB 的纹理数据，当 AI 加速器疯狂喂养千层神经网络，所有这些喧嚣的计算洪流，最终都必须退潮般回归到 DRAM 这片广袤而脆弱的“记忆滩涂”上。而这片滩涂之所以能维系其存在，靠的不是坚固的晶体管锁存，而是一滴微小电荷——悬于电容极板之间、随温度爬升而悄然蒸发、被漏电流日日蚕食、在数十毫秒内必然归零的一滴电荷。这滴电荷，就是 DRAM 存储单元的全部真相。