4.1 肖特基势垒与欧姆接触

4.1 肖特基势垒与欧姆接触

本节摘要：金属与半导体接触处，费米能级拉平使能带在界面弯出肖特基势垒，轻掺杂时它整流（肖特基二极管：正向压降低、无少子存储），重掺杂到势垒薄如数纳米时它变成欧姆接触（电流以隧穿通过）。界面态的费米钉扎让实测势垒偏离理论值，工程上靠选金属与重掺杂两条路控制接触性质。

任何器件最后都要用金属引线连出去，金属-半导体界面因此无处不在。同样是"金属碰半导体"，有的接触单向导电（有用），有的接触畅通无阻（也有用）——分野在哪，是本节的核心问题。分析工具依旧是那套能带图，只多了一个新角色：功函数。

一、把能带图拼起来：功函数与亲和能

金属方面要引入的量是功函数：把一个电子从金属费米能级拉到真空中所需的最小能量，铝约 4.25 电子伏，铂约 5.65 电子伏，数值越大电子越"恋家"。半导体方面对应的是电子亲和能：导带底到真空能级的距离，硅为 4.05 电子伏；半导体的功函数则由费米能级位置决定，随掺杂变化。

两者接触后，费米能级必须拉平（第一章的老规矩）。以轻掺杂 n 型硅接触铝为例：电子从半导体流向金属，界面附近留出正的电离施主，半导体能带在界面处向上弯，电子从半导体进入金属要爬一座山——山的高度即肖特基势垒，理论值等于金属功函数减电子亲和能。反过来，金属电子进入半导体也有一道较矮的势垒。两道势垒一高一低，决定了电流的难易方向：正偏（金属接正）时半导体侧势垒被压低，热电子发射的电子流指数增强；反偏时势垒抬高，只剩金属越过矮势垒的微弱饱和电流。整套 I-V 与 pn 结同形，也是指数律，但机制不同——这里没有少子注入，导电的全是多子。

图：肖特基接触的能带与两种命运

二、钉扎与热电子发射：理论与现实的落差

按理论公式，换金属就该线性地改势垒：铝给 0.2 电子伏，铂给 1.6 电子伏。实测却给出另一番景象：硅、砷化镓的常见金属接触势垒都挤在 0.6 到 0.9 电子伏之间，对金属选择相当不敏感。原因是界面态的费米能级钉扎：金属与半导体交界处存在高密度的界面态（来自键合中断与金属诱导的隙态），它们像海绵一样吸收电荷，把费米能级"钉"在禁带中某个位置附近——n 型硅大约钉在导带下三分之二禁带处，势垒就大致是 0.8 电子伏量级，金属换谁差别都不大。

钉扎不是坏消息，反而是工程稳定性的来源：势垒不漂移，器件参数可控。电流输运的主力是热电子发射：金属里能量超过势垒的电子直接飞越，电流密度正比于温度平方、指数依赖势垒高度，形式与 pn 结方程相同，但指数里是势垒高度而非内建电势。硅的理查森常数约每平方厘米每开尔文平方一百一十二安培，代入 0.7 电子伏势垒，室温饱和电流密度约每平方厘米毫安级——比同面积 pn 结大几个数量级。这解释了肖特基二极管的两个招牌特性：正向压降低（约 0.3 到 0.4 伏，比 pn 结低 0.3 伏）、反向漏电大（同为代价）。

⚠️ 常见坑：拿功函数差硬算势垒高度做设计。实际设计查实测表：铂硅化物在 n 硅上约 0.85 电子伏（高压整流首选），钛硅化物约 0.6（兼顾），铝直接接触约 0.7 到 0.8。理论值只用于理解趋势，不用于出图纸。

💡 关键直觉：欧姆接触的"通"，不是把势垒消掉，而是把势垒磨薄。重掺杂到每立方厘米十的十九次方以上，耗尽区缩到几纳米，电子的德布罗意波长与势垒厚度相当，隧穿概率指数上升，接触电阻降到毫欧姆量级。高度不变、宽度变薄——同一座山，隧道打通了。

三、手算一遍

概念演算：接触电阻的档位

例一：肖特基二极管的正向优势
已知：PtSi/n-Si 势垒 0.85 eV，pn 结等效"势垒"约 0.7 V 导通
问：同样 10 A/cm2 电流密度下两者正压差多少？
思路：肖特基电流 J = A*T2·exp(−qΦB/kT)·(exp(qV/kT)−1)
步骤：
1) 室温 exp(−0.85/0.0259) ≈ 5e-15；A*T2 ≈ 112×9e4 ≈ 1e7 A/cm2
2) J=10 A/cm2 时 exp(qV/kT) ≈ 10/(1e7×5e-15) = 2e8 → V ≈ 0.48 V
3) pn 结同样电流约需 0.6~0.7 V
结论：肖特基省约 0.2~0.3 V。电源输出 5 V、10 A 的整流，
     一颗管子省 0.3 V 就是省 3 W 发热——低正向压降就是钱。

例二：欧姆接触的比接触电阻
已知：n+ 区掺杂 5e19 cm^-3 时，比接触电阻 ρc ≈ 1e-6 Ω·cm2
     接触孔面积 1 μm × 1 μm = 1e-8 cm2
求：单孔接触电阻
步骤：
1) R = ρc / A = 1e-6 / 1e-8 = 100 Ω ？——偏大！
2) 工艺对策：硅化物 + 注入推进到 1e20，ρc 可压到 1e-7 以下，
   同样孔降到 10 Ω；再加大孔面积或做多孔并联
结论：先进逻辑工艺里"接触电阻"是缩尺寸后最大的电阻来源之一，
     硅化物与重掺杂注入是标准答案的两件套。
​

本节要点回顾

• 势垒三量：金属功函数、半导体亲和能、掺杂决定的费米位置，三者拼出接触能带图；理论势垒等于功函数减亲和能。
• 钉扎是常态：界面态把费米能级固定在禁带内约三分之二处，实测势垒 0.6 至 0.9 电子伏，金属选择的影响被大幅削弱。
• 判据在掺杂：轻掺杂高势垒是整流接触，重掺杂薄势垒是欧姆接触；高度不变、宽度变薄是隧穿欧姆的本质。
• 肖特基的账：正向压降低 0.3 伏、无少子存储（多子器件）、反向漏电大——三个特性同根同源，全是"没有少子注入"的衍生物。
• 工程两件套：选势垒金属定性质，重掺杂加硅化物定电阻。

金属这条路走通了，接下来把金属换成另一种半导体：两种禁带不同的材料拼在一起，能带图会给出远比势垒丰富的结构——台阶、尖峰、阱，全都可以设计。

四、接触电阻的工程战役

接触电阻是先进工艺的隐形战场，展开看这场仗怎么打。尺寸缩放让接触孔的面积按平方缩小，接触电阻率却压不下去，于是接触电阻在总电阻里的占比逐年恶化——三纳米节点上，源漏接触电阻可以吃掉驱动电流的两三成，与沟道本身平起平坐。战役在三线开打：材料线，从铝换到钛/钴/镍的硅化物，硅化物自对准工艺让接触界面原子级干净、势垒更薄；几何线，抬高接触（contact over trench）与包络式接触增加有效面积；物理线， Extreme 掺杂把接触下的杂质浓度顶到简并，让隧穿概率指数上升——氮化钛衬垫、镓预非晶化等花样层出不穷。MOSFET 之外，欧姆接触的质量同样是激光器与 LED 的寿命瓶颈：电流在接触孔的拥挤发热是光电器件老化的头号元凶。评估一切新结构（纳米线、二维材料器件）时，请先问一句"它的接触电阻率是多少个数量级"——这个习惯能让你在文献的狂欢里始终保持工程师的清醒。