4.2 异质结：能带失配的机会

4.2 异质结：能带失配的机会

本节摘要：两种禁带不同的半导体接触，导带底与价带顶各错开一段，能带失配量之和不小于禁带差，分配方式分三种对齐类型。I 型对齐把电子空穴关进同一个阱，支撑量子阱激光器与高效 LED；II 型对齐让电子空穴分居两侧，支撑高迁移率晶体管与隧穿器件。晶格匹配是异质结的入场门槛。

pn 结是"同一种硅里的贫富分区"，异质结则是"两种材料的国境线"。跨过国境线，禁带宽度突变、晶格常数略有差异、甚至两种材料的热膨胀系数都不同——麻烦不少，但换来一个 pn 结永远给不了的自由度：导带台阶与价带台阶可以分开设计。这个自由度是整个"能带工程"的起点，现代光电器件与高频器件的地基。

为什么台阶可以分开设计

回忆第一章：一种材料的禁带是导带底与价带顶之间的距离。把两种材料接起来，窄禁带材料的价带顶常常高于宽禁带材料，导带底则低于宽禁带材料——两个带边各有一段落差，分别记为导带失配与价带失配，两者之和等于禁带差（突变结近似下，实际还受界面偶极修正）。关键在于：这段"落差预算"在导带与价带之间怎么分，由两种材料的能带结构决定，不完全由禁带差决定。

GaAs 与 AlGaAs 是教科书范例：铝镓砷的禁带比砷化镓宽，多出来的预算大约百分之八十五分给导带台阶、百分之十五给价带台阶。电子看到一座清晰的"山"（导带台阶约 0.24 电子伏，含铝量百分之三十时），空穴看到一道几乎平坦的缓坡。于是把电子关在砷化镓层里、让提供电子的施主留在铝镓砷层里，两边互不打扰——电子在砷化镓里几乎不受电离杂质散射（杂质根本不在这一侧！），迁移率飙升，这就是高电子迁移率晶体管的原理，下一节末尾与第七章还会再遇到它。

图：三种能带对齐与各自的器件舞台

台阶的三个经典用法

用法一：关载流子。I 型对齐把电子与空穴都限制在窄禁带层里，复合发生在受控的薄层内。量子阱激光器把有源层做到十纳米以下，载流子被两个台阶夹住无处可逃，粒子数反转的阈值电流大幅下降；蓝光 LED 的多量子阱结构是同一思路在氮化镓体系上的翻版。没有异质结台阶，就没有今天的固态照明。

用法二：分开电子与其杂质。II 型对齐或调制掺杂把施主放宽带一侧、电子落窄带一侧，输运通道里没有电离杂质散射，砷化镓基二维电子气室温迁移率可达八千到一万平方米每伏秒（记作平方厘米每伏秒乘一万），低温下更是冲上百万。射频放大器与毫米波雷达前端的晶体管靠的就是这口气。

用法三：制造超薄隧穿势垒。台阶的形状与厚度可以直接设计，隧穿概率对厚度指数敏感——把势垒做到两三纳米，带间隧穿就能提供可观的电流。第九章要讲的隧穿场效应晶体管，指望用这条路绕开常规晶体管 60 毫伏每十倍电流的开关极限。

门槛与代价：晶格匹配

异质结不是任意两种材料都能拼。两种材料的原子要共享界面，晶格常数差超过千分之一量级，界面就会用位错来释放应力——位错是深能级复合中心兼漏电通道，器件性能随之崩塌。GaAs 与 AlGaAs 晶格常数几乎相同，是"天作之合"；氮化镓与蓝宝石衬底失配高达百分之十六，必须靠缓冲层把位错锁在远离有源区的地方；硅锗与硅失配随锗含量线性增长，应变的"额度"用完（临界厚度）就会崩出位错——锗硅异质结双极晶体管因此把锗含量控制在百分之二十上下，梯度缓变释放应力。

热失配是第二道坎：温度变化时两种材料胀缩不同，界面产生持续应力，功率循环下逐渐退化。碳化硅上长氮化镓做得好是因为两者热膨胀接近；硅上长氮化镓至今仍在与龟裂斗争。

动手算一遍

概念演算：台阶预算的分配

已知：Ga0.7Al0.3As 室温禁带约 1.80 eV，GaAs 为 1.42 eV
     导带失配占预算约 85%
求：两种材料异质结的导带与价带台阶
步骤：
1) 禁带差 ΔEg = 1.80 − 1.42 = 0.38 eV
2) 导带台阶 ΔEc ≈ 0.85 × 0.38 ≈ 0.32 eV
   （不同文献取 60%~85%，取中也有 0.24 eV 的算法）
3) 价带台阶 ΔEv ≈ 0.38 − 0.32 ≈ 0.06 eV
解读：电子看到约四分之一电子伏的"墙"，空穴几乎看不到墙。
     HEMT 要电子留在砷化镓侧、补给的施主在铝镓砷侧——
     这堵"电子墙"就是全部设计的支点。
对照：Si0.8Ge0.2/Si 的失配预算大部分落在价带，
     空穴被限制在锗硅层——PMOS 的应变沟道正是这么用的。
​

概念演算：临界厚度的直觉
已知：SiGe 中锗含量 20% 时晶格失配约 0.8%
     经验上失配每增加 0.1%，无位错临界厚度大致减半再减半
步骤：
1) 失配 0.8% 的 Si0.8Ge0.2 无位错层厚度约几十纳米
2) 若想做 1 μm 厚的弛豫 SiGe 虚衬底，需梯度缓冲层
   （成分从 0 缓慢爬到 20%，让位错在缓冲层内消化）
结论：异质结构的厚度永远在和失配做交易——
     台阶要高（成分差大），层要薄（临界厚度内），二者兼得靠工程技巧。
​

常见误读

• 把禁带差当成台阶本身。台阶分多少给导带、多少给价带，取决于材料对的能带细节，两种材料"禁带差相同"不代表"台阶布局相同"。
• 认为异质结一定比同质结好。多一个界面就多一类缺陷源：界面态、位错、热应力。没有"必须用异质结"的需求（如发光、超高频），同质硅结仍是性价比之王。
• 忽略界面偶极与原子互混。真实界面总有几层原子的互扩散，台阶比理想突变结平缓，器件仿真要用渐变模型修正，否则阈值与电流都会算偏。

至此，"结"家族全部集齐：pn 结、肖特基结、欧姆接触、异质结。第五章开始把它们组装成第一类放大器件——双极结晶体管，看两个 pn 结背靠背如何长出电流放大。

四、异质结的设计语法

异质结是器件设计师的乐高，掌握它的三条设计语法。语法一，用带阶做载流子的房间：双异质结构造把电子与空穴同时限制在薄薄的势阱层里，载流子密度与光场同时被压缩在同一个纳米空间——激光器的阈值电流密度因此从每平方厘米十万安培降到千安培级，量子阱激光器、HEMT、量子级联激光器全是这条语法的展开。语法二，用晶格匹配换缺陷自由：砷化镓与铝镓砷几乎完美匹配所以成为经典组合，氮化镓与碳化硅失配几个百分点就要靠缓冲层消化位错——"材料对"的选择先看晶格再看带阶，顺序不能反。语法三，用应变换性能：在沟道里故意嵌入晶格失配的薄层（硅锗压空穴、氮化应力衬垫拉电子），能带结构的形变直接兑换成迁移率的两成增益——九十纳米后的每一代工艺里都有应变的影子。三条语法的共同底层是能带对齐方式的测量与设计（IFEE 与压缩势等手段），看懂对齐类型（跨骑、错开、破缺）就拿到了异质结世界的地图——这份地图将在下一章 BJT 的异质结版本上第一次展示威力。