本节摘要:栅压超过阈值后,源漏之间的反型层沟道开始导电:小漏压下沟道是受栅控的电阻(线性区),漏压大到在漏端把沟道"夹断"后电流饱和(饱和区),饱和电流正比于过驱动电压的平方。跨导把电压变化翻译成电流变化,是模拟设计的核心参数;栅压低于阈值时亚阈值电流按每六十毫伏十倍指数衰减,构成数字电路的静态漏电。
上一节看到了沟道的诞生,这一节让它工作。分析的套路与 BJT 那节同构:先写沟道里的电荷,再乘上漂移速度,沿沟道积分——两条公式(线性区与饱和区)就出来了。抓住这个推导骨架,MOSFET 的全部静态特性都可以现场重造,不必死记。
设 NMOS 栅压 VG 超过阈值 VT,差值叫过驱动电压。沟道里每单位面积的电荷约等于氧化层电容乘过驱动电压(上一节账单的延续:超出阈值的部分全进了沟道)。给漏极加上小电压 VD,沟道里形成沿程电场,电子漂移形成电流。
关键在于沟道各处的电位不同:靠近漏端电位被 VD 抬高,那里的有效栅压(栅与局部沟道之差)被削弱,局部电荷减少。把局部电荷乘局部电场沿沟道积分,得到线性区公式:电流正比于"过驱动电压乘 VD 减 VD 平方的一半"。VD 很小时二次项可略,沟道就是一只电导正比于过驱动电压的电阻——"电压控电阻"四个字就是线性区。VD 增大到等于过驱动电压时,漏端局部电荷被削到零——沟道在漏端"夹断"。此后再增 VD,多出来的电压主要落在夹断点附近的短高场区,沟道其余部分的斜率几乎不变,电流近似恒定——饱和区。把夹断条件代回线性公式,得饱和电流:正比于迁移率、氧化层电容、宽长比、过驱动电压平方的一半。

饱和区电流对栅压求导就是跨导:正比于迁移率、氧化层电容、宽长比与过驱动电压。它把"栅压变一点、电流变多少"翻译成模拟设计师的语言——增益带宽全靠它。提高跨导有三条路:加宽长比(版图税:面积与电容)、加过驱动(功耗税:电源电压)、换迁移率材料(工艺税:应变硅、锗硅沟道)。三只旋钮各有所价,模拟版图的精髓就是在三者间做预算。
平方律还有一个常被忽略的含义:导通电阻随过驱动电压收窄而变差。功率 MOSFET 想要低导通电阻,就用厚氧高压器件串着用?不——正解是把过驱动拉满并加大宽长比,这也是功率管做成百万并联小单元的原因(第七章展开)。数字侧同理:低电源电压时代,过驱动被压到零点几伏,等效"开关电阻"上升,电路延迟恶化——这就是电压不能无限降下去的电路侧原因,与器件侧的亚阈值地板(下文)共同夹击。
⚠️ 常见坑:拿长沟道平方律算短沟道器件电流。沟道短于零点几微米后,沟道电场动辄超过每厘米几十万伏,速度饱和登场,电流从平方律退化为接近线性律(正比于过驱动一次方),跨导也趋于常数。集成电路设计用的紧凑模型(第八章)内置了这些修正,手算估量级时记得留出两到三倍的余量。
💡 关键直觉:亚阈值区是"没关严的水龙头"。栅压低于阈值,电流不是零,而是按玻尔兹曼因子指数衰减——每六十毫伏降一个数量级,这个斜率叫亚阈值摆幅,室温理论地板就是六十毫伏每十倍电流(热电压乘自然对数十)。把阈值调低省性能,漏电就按指数偿还;当代芯片待机功耗的军备竞赛,全部围绕这条六十毫伏的地板展开,第九章的隧穿与负电容器件就是要撬它的尝试。
概念演算:一只 NMOS 的静态工作点 已知:W/L = 2,μn(有效) = 400 cm2/(V·s),tox = 5 nm → Cox = 6.9e-7 F/cm2 VT = 0.4 V,电源 1.2 V,VG = 1.0 V 求:饱和电流与跨导 步骤: 1) 过驱动 = 1.0 − 0.4 = 0.6 V 2) ID(sat) = (1/2)·μCox·(W/L)·(过驱动)2 = 0.5 × 400 × 6.9e-7 × 2 × 0.36 ≈ 9.9e-5 A ≈ 0.1 mA(每微米沟宽再折算) 3) gm = μCox·(W/L)·过驱动 = 400×6.9e-7×2×0.6 ≈ 3.3e-4 S 4) 本征增益 gm·ro 的另一头(输出电阻 ro)由沟道长度调制决定: λ = 0.1 /V 时 ro = 1/(λ·ID) ≈ 1e5 Ω,增益 ≈ 33 结论:亚微米器件单级增益几十,高增益靠串叠(cascode) 或增益自举——物理上限就写在这两只参数里。
概念演算:亚阈值漏电的量级账 已知:阈值 0.4 V,亚阈值摆幅 85 mV/dec(短沟道实际值) 某逻辑门等效宽长比 W/L 总和 1e3,VGS = 0(关断) 阈值处电流密度记为 0.1 μA/μm 量级 步骤: 1) 阈值以下深度 = (0.4−0)/0.085 ≈ 4.7 个十倍 2) 关态电流 ≈ 阈值处电流 × 10^-4.7 ≈ 0.1μA × 2e-5 ≈ 2e-12 A/μm 3) 全片十亿个晶体管的关态漏电 × 平均 50% 关断 → 毫安到安培级待机电流 结论:阈值每降 85 毫伏,待机漏电涨十倍—— 这就是为什么低压设计要"多阈值工艺"(部分晶体管用高 VT 省漏电)。
理想公式集齐了,但它们成立的前提——"栅压说了算、沟道够长"——在几十纳米尺度上逐一失守。下一节看清沟道缩短后谁开始抢班夺权,以及器件在十年服役期里怎么慢慢变老。
把阈值电压的账本摊开做一次 sizing 演练。目标:一颗数模混合芯片里的核心 nMOS,阈值定零点三五伏。账本四项:功函数差贡献一项(栅极从重掺多晶硅换成金属栅,就是为了把这项的自由度拿回手里——高 k 金属栅的功函数调节是五纳米节点的核心工艺之一);衬底掺杂贡献一项(浓度每翻一倍阈值约抬零点一伏,这是防穿通与调阈值共用的一根旋钮);氧化层电荷贡献一项(靠工艺卫生压到近零);短沟道滚降的修正一项(沟道越短阈值越低,需要在长沟道目标上预留)。四项加总后用注入微调收口。IV 侧再补两个实用直觉:栅过驱动决定电流的"油门",负载线的上扬斜率决定这颗管子在模拟端的工作点摆动范围;漏致势垒降低让短沟道器件的阈值随漏压漂移,数字里是漏电、模拟里是增益的敌人——所以同款工艺会提供多档阈值器件(标准、低阈、高阈),供设计与功耗在不同场景里各取所需。这一节的账本练熟,后文短沟道效应的每一刀就都有落点了。