文档摘要

7.3 低功耗设计中的时序 第七章：签核标准与可靠性 7.3 低功耗设计中的时序：当时间遇见能量，静默的战场才真正开始 在芯片设计的宏大叙事中，时序（Timing）常被视作数字电路的“心跳”——它定义了信号何时出发、何时抵达、何时被采样；而功耗（Power），则如血液般流淌于晶体管沟道之间，决定着系统能走多远、跑多快、热不热。 会员。《7.3 低功耗设计中的时序》收录于灏天文库文集《时序收敛与签核 (Static Timing Analysis)》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/867-%E6%97%B6%E5%BA%8F%E6%94%B6%E6%95%9B%E4%B8%8E%E7%AD%BE%E6%A0%B8-static-timing-analysis

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流