文档摘要

1.2 漏电、功耗墙与变异：平面器件的三重绝症 亚阈值漏电（SS 劣化）、漏致势垒降低（DIBL）与工艺变异（RDF/LER）是平面器件在 22 纳米门口的三重绝症：前两者让关态电流指数级上涨、静态功耗吞掉功率预算，后者让阈值电压散布宽到电路无法收敛。 本节把 1.1 节的单器件物理放大到芯片与产线尺度，用数字说清每一堵墙的高度。 会员。《1.2 漏电功耗墙与变异：平面器件的三重绝症》收录于灏天文库文集《FinFET技术原理》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/810-finfet%E6%8A%80%E6%9C%AF%E5%8E%9F%E7%90%86

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流