2.2 三面包裹的静电学：栅控为什么翻倍

2.2 三面包裹的静电学：栅控为什么翻倍

三面包裹的静电学收益可以归结为一句话：栅极电容与沟道体电容的比值被结构性抬高，栅压对沟道电势的分压比例从六七成提升到九成以上。 由此派生出三个可测量的结果——特征长度缩短、亚阈值摆幅逼近 60 mV/dec、DIBL 压到平面器件的三分之一。本节从电容分压讲起，把这条因果链推到底，也顺带揭开三面结构的软肋：拐角效应。

用电容分压器重新看"栅控"

很多教材把 FinFET 的优势笼统归为"栅极面积变大了"，这个说法抓错了重点。面积变大只是表象，本质是电路拓扑变了。把沟道中心电势想象成电容分压器的中点：一端是栅极电容 Cg（想控制中点的一方），另一端是沟道体电容 Cb 与源漏耦合电容（想捣乱的一方）。栅压变化传到沟道中点的比例是：

平面器件里这个分压比大约 0.6 到 0.7：栅极每加 1 伏，沟道中点电势只动 0.6 到 0.7 伏，剩下的份额被耗尽层电容和源漏耦合分走。亚阈值摆幅公式里的 n 正是这个分压比的倒数：

平面短沟道器件 SS 普遍 90 到 110 mV/dec，对应的正是 n≈1.5 到 1.8，也就是栅极只握住六成话语权。

三面包裹改写了这个分压器的结构。两个侧面的栅极电容直接对着沟道最薄的维度（鳍宽方向）发力，而鳍宽方向的体电荷总量正比于 Wfin——只有几纳米。Cg 几乎不变、Cb 数量级缩小，分压比被推到 0.9 以上，n 压到 1.1 到 1.2，SS 随之落到 70 mV/dec 附近。不是栅极变强了，是沟道那边变弱了——把体电容抽干，栅极的话语权自然上来。 这也是"全耗尽"这个词的静电学含义：耗尽层电荷被栅极从两侧全部"清算"完毕，不再有中间派。

图 2-2 电容分压视角下的两种结构

特征长度：把分压直觉写成公式

1.1 节给过两个特征长度公式，这里把鳍式的那个推导思路讲透，因为它决定了"鳍宽为什么是主控变量"。

对双栅结构（两侧栅夹住宽 Wfin 的沟道），在沟道内做电势的二维拉普拉斯近似展开：假设源漏方向的电势扰动按 exp(-x/λ) 衰减，代入泊松方程后分离变量，得到特征长度满足的关系式，化简后即：

对照平面版本（λ² ≈ (εsi/εox)·tox·tdep），改动有三处，每处都值得咀嚼。其一，tdep 换成了 Wfin：耗尽区宽度受掺杂与热平衡约束，缩到十几纳米就到头；而 Wfin 是纯几何量，光刻与侧墙工艺能把它做到 5 到 8 纳米——设计者拿到了一个可以缩得远比耗尽区窄的变量。其二，分母多了因子 2：两个栅面同时施力，衰减快一倍。其三，Wfin 与 tox 是乘积关系，两者同时缩小，λ 按平方根速率下降，所以每一代工艺把两个参数各缩 20%，特征长度就缩约 10%，短沟道余量持续改善。

代入数字看跨度：平面 32 纳米节点 λ 约 9 纳米，栅长 30 纳米已是 3.3λ 的危险区；鳍式 22 纳米节点 λfin 约 2.5 纳米，同样栅长下余量超过 10λ。同一根栅长，从悬崖边退回安全区——这就是 1.3 节"换变量"结论在公式层面的兑现。

一个常被追问的细节：三栅（含顶面）比双栅多一面，λ 是否更小？答案是有改善但边际有限。顶面贡献的电容份额随 Wfin 缩小而占比下降（Wfin=6 纳米时顶面只贡献不到一成的栅控面积），真正的增益还是来自侧面。这也解释了 7.3 节将讲的 GAA 动机——既然侧面才是主力，那就把沟道做成水平纳米片，让四个侧面全部发力。

三个可测量的改善，一条因果链

静电收益最终要落到器件参数上。把因果链的每一环与实测数据对齐：

表里前四行是同一条因果链的四级放大：λ 缩短 → n 下降 → SS 变陡 → 同样阈值下 Ioff 指数下降；DIBL 的改善则来自另一路——漏极电场要渗透到源端，平面里可以沿衬底深处绕行（图 1-1 的路径三），鳍式里两侧栅介质像堤坝一样截断了绕行通道，漏压对源端势垒的遥控被掐断。第五行是"结构性无掺杂"带来的额外红利，2.3 节展开。

用一个可以动手复现的算例把指数收益算实：同为 Vth=0.28 伏、目标 Ioff 差四个数量级，SS=100 的平面器件需要阈值余量 400 毫伏，SS=70 的鳍式器件只需 280 毫伏——省下的 120 毫伏可以下调阈值换驱动电流，或直接降 VDD 省功耗。**FinFET 同功耗性能提升三到四成的官方数字，一大半就是从这 120 毫伏里来的。**

# 用 SS 差异换算可用阈值余量与驱动收益
ss_planar, ss_fin = 100.0, 70.0     # mV/dec
decades = 4                          # Ioff 目标跨 4 个数量级
margin_planar = ss_planar * decades / 1000.0   # V
margin_fin    = ss_fin    * decades / 1000.0
saved = margin_planar - margin_fin
# 驱动电流对 Vgt=Vdd-Vth 的平方律敏感：Ion ∝ Vgt^2（简化）
vdd, vth0 = 0.9, 0.50
ion_gain = ((vdd - (vth0 - saved)) / (vdd - vth0))**2 - 1
print(f"平面余量 {margin_planar:.2f} V，鳍式 {margin_fin:.2f} V，省 {saved*1000:.0f} mV")
print(f"省出的阈值空间折算驱动提升约 {ion_gain*100:.0f}%（平方律近似）")
​

拐角效应：三面结构的软肋

三面包裹不是免费的。顶面与侧面相交的两条棱，是整个器件静电最"挤"的地方：两个栅面的电场在拐角处叠加，局部电场强度可达平坦区域的近两倍。后果有两个：拐角处反型层更早形成，器件在阈值附近出现"提前导通"的次级沟道，转移曲线在门槛区出现台阶；高电场集中还加速栅介质退化，成为可靠性的薄弱点（与第 4 章的热载流子议题汇合）。

工程上的对策是把棱磨圆——鳍顶圆化（fin rounding）工艺让拐角曲率半径从一纳米级提升到几纳米级，电场集中因子随之下降。这带来一个有趣的权衡：圆化会轻微削弱顶面栅控（顶面本来就是次要贡献者），换来门槛区的干净曲线与可靠性余量。类似的"牺牲次要收益换主要稳定"的权衡，在 FinFET 工艺里反复出现，第 3 章讲栅极工程时会遇到它的另一个版本。

还有一个理论上的分支值得知道：如果把拐角做尖、且顶面栅控占比做高，理论上会出现"拐角晶体管"主导的导通路径——这是早期 FinFET 研究里被反复讨论的反面案例，也是现代工艺把顶面贡献主动做小的原因之一。三面包裹的最优解不是"包得越多越好"，而是"侧壁为主、顶面点到为止"。

本节要点回顾

• 栅控的本质是电容分压：SS 公式里的 n 就是分压比的倒数；三面结构把体电容抽干，话语权从六七成推到九成以上。
• 特征长度公式换了变量：耗尽区宽度换成鳍宽，设计者拿到一个能缩到 5–8 纳米的纯几何旋钮；双栅因子 2 与平方根缩放让每代工艺持续攒余量。
• 四个实测改善是一条因果链：λ 缩短、n 下降、SS 变陡、Ioff 指数下降；DIBL 改善来自侧壁截断漏极电场的衬底绕行路径。
• SS 差异直接换算成设计预算：同样漏电目标下鳍式省出的百余毫伏阈值余量，是"同功耗性能提升三成"的主要来源。
• 拐角效应是三面结构的软肋：棱处电场近两倍集中，靠鳍顶圆化缓解；顶面栅控被有意做小，"包得越多越好"是误解。

静电学的账算清了，下一节看这些结构特征如何显影在电流电压曲线上——设计师与器件之间的合同文本。