2.1 漂移与散射：迁移率的微观来源

2.1 漂移与散射：迁移率的微观来源

本节摘要：电场中的载流子在两次散射之间被加速、在散射处被"清零"，平均下来以漂移速度前进。漂移速度与电场之比就是迁移率：轻掺杂硅中电子约 1350、空穴约 450 平方厘米每伏秒；强场下速度饱和于约一千万厘米每秒。迁移率不是查表死数，而是散射机制的积分结果。

第一章结束时我们手里有了载流子浓度，这一节让它们动起来。器件物理处理运动的方式很"物理"：不追踪单个电子的折返跑，只统计亿万个电子的平均漂移。这个统计平均的关键参数就是迁移率——它是硅材料牌号、器件速度上限、模拟电路增益里反复出现的同一个数。

一、从碰撞图像到欧姆定律

给一块 n 型硅加电场 E。电子受电力，在两次碰撞之间被加速；碰撞把它打回杂乱运动，方向记忆清零。无数次"加速—清零"的循环之后，电子集体获得一个沿电场反方向的平均速度，即漂移速度 vd。在中等电场下，漂移速度与电场成正比，比例系数就是迁移率 μ：vd 等于 μ 乘 E。代入电流密度公式，J 等于 q 乘 n 乘 μ 乘 E——这正是欧姆定律的微观形式，电导率等于 q、n、μ 三者相乘。第一章算电阻率时已经用了它，现在补上了它的出身。

两个数量级先钉在这里：轻掺杂硅室温下电子迁移率约 1350 平方厘米每伏秒，空穴约 450——空穴慢三倍，是有效质量更大所致；这就是 CMOS 工艺里 PMOS 晶体管要做得比 NMOS 宽约两到三倍的物理原因。速度还有硬上限：电场升到每厘米几万伏以上，漂移速度不再线性增长，饱和在一千万厘米每秒附近。注意"每秒一千万厘米"就是每秒一百公里——硅中电子的极限漂移速度只有光速的三十万分之一，远低于人们直觉中的"电的速度"。

图：迁移率随掺杂浓度下降——两条曲线与三个物理机制

二、谁在挡路：三种散射机制

迁移率由散射决定，散射平均自由时间越短，迁移率越低。常温常掺杂下有三位主角。晶格散射：原子在平衡位置热振动，周期势被搅动，电子被声子散射；温度越高振动越烈，迁移率大致按温度的负二分之三次方下降——器件发热后性能变差，这是第一层原因。电离杂质散射：施主、受主电离后的库仑场对路过的电子强行"拐弯"；掺杂越重、载流子速度越慢（温度越低），这种散射越强。表面散射：MOS 反型层里的电子被限制在界面几纳米内运动，表面粗糙度散射让反型层有效迁移率只有体硅的二分之一到三分之一——同样一毫米沟道，表面路比体内路难走。

三种机制的分工可以用温度扫描分辨：低温下晶格安静，杂质散射主导，迁移率随温度上升反而改善（电子跑得快，被库仑场偏折的角度小）；高温下晶格散射接管，迁移率持续下滑。器件工程师读迁移率曲线时看的就是这些拐点。

⚠️ 常见坑：把 1350 当万能值套进 MOSFET 计算。体硅轻掺杂的电子迁移率是 1350，反型层里只剩三四百，加上高场速度饱和，实际器件的"有效迁移率"常常不到两百。手算用体值估上限可以，拿来预测芯片电流会差好几倍。

💡 关键直觉：迁移率是"路况"，不是车的属性。同一批电子，在体内、在表面、在应变硅里跑出的迁移率完全不同。工艺史上给 PMOS 沟道加压应力把空穴迁移率抬高三成，用的正是"修路不换车"的思路。

三、手算一遍：从电场到漂移速度再到电流

概念演算：一块硅片通多大的电流

已知：n 型硅，ND = 1e16 cm^-3，μn = 1170 cm2/(V·s)（该掺杂下的取值）
     外加电场 E = 100 V/cm（一块 1 cm 长、加 100 V 的样品）
求：漂移速度与电流密度
步骤：
1) 漂移速度 vd = μn·E = 1170 × 100 = 1.17e5 cm/s
   远低于饱和速度 1e7 cm/s，线性区近似成立
2) 电流密度 J = q·n·μn·E = 1.6e-19 × 1e16 × 1170 × 100
   = 1.87e2 A/cm2 ≈ 187 A/cm2
3) 电场升到 5e4 V/cm 时若仍按线性算：vd = 5.85e7 cm/s，超过饱和值
   实际上 vd 已饱和在 1e7 cm/s，迁移率"有效值"掉了近六倍
结论：低场下迁移率是好用的比例常数；高场下必须换成速度饱和模型，
     这正是短沟道 MOSFET 电流算不准的第一嫌疑。
​

顺带把两个衍生量记住。扩散系数通过爱因斯坦关系与迁移率挂钩：D 等于 μ 乘 kT 比 q，室温下系数约 0.0259，所以 Dn 约 30 平方厘米每秒、Dp 约 12——这个换算下一节立即要用。电阻率等于迁移率、浓度、电荷三者乘积的倒数，第一章例题已算过，不再重复。

本节要点回顾

• 漂移图像：加速与散射清零的统计平均给出 vd = μE，欧姆定律是其宏观外衣，电导率 σ = qnμ。
• 迁移率量级：轻掺杂硅电子 1350、空穴 450 平方厘米每伏秒；1e16 掺杂下分别约 1170 与 420；反型层再砍半。
• 速度饱和：约一千万厘米每秒，出现在每厘米几万伏的临界场强以上，短沟道器件常态工作于此区。
• 三种散射：晶格散射高温主导、杂质散射重掺杂主导、表面散射让 MOS 沟道变"烂路"，温度曲线可判主导者。
• 迁移率不是材料常数：应变、表面、温度、掺杂都能动它；修路（工艺）与限速（物理）要分开看待。

运动的另一半——由浓度差驱动的扩散，以及载流子的寿命问题，交给下一节。

四、迁移率数字的工程坐标系

给迁移率建立一套工程坐标系。室温轻掺杂硅里，电子迁移率约一千四百平方厘米每伏秒、空穴约四百五——空穴天然跑得慢，这解释了为什么同样尺寸的 PMOS 电流只有 NMOS 的一半不到、为什么 CMOS 里 PMOS 要画得更宽。纵向观察：掺杂每上一个数量级，电离杂质散射让迁移率掉一截，重掺杂的源漏区迁移率可以掉到一百以下——所以沟道掺杂是"阈值与迁移率"的双刃剑。横向观察材料：锗的空穴迁移率一千九、砷化镓的电子迁移率八千五、氮化镓二维电子气可达两千以上——高迁移率材料战打的全部是这张表。再看极限：强场下速度饱和到每秒十的七次方厘米量级，亚零点一微米的沟道里电子几乎全程饱和，"提高迁移率"对速度的边际收益开始让位于"降低寄生电容"——这就是先进节点的优化重心从材料转向结构的物理原因。最后记住温度的走向：晶格散射主导时迁移率随温度下降（负温度系数），这既是芯片高温变慢的原因，也是功率器件热失控分析里"电导正反馈"的反向制衡。