6.1.1 边沿触发（posedge、negedge）与水平触发

文档摘要

6.1.1 边沿触发（posedge、negedge）与水平触发在数字电路与硬件描述语言的世界里，触发方式从来不是一句“上升沿有效”就能轻轻带过的轻描淡写。它是一条隐秘的时序分界线——一边是确定性、可预测、可形式化验证的同步世界；另一边，则是毛刺横行、竞争潜伏、时序收敛如履薄冰的混沌边缘。当我们写下的那一刻，我们签下的不仅是一行代码，更是一份与硅基物理世界的契约：我们承诺，所有寄存器更新只发生在时钟信号穿越阈值电压的那个瞬时切片；而一旦这个瞬时被误判、被拉长、被干扰，整个状态机就可能滑向不可逆的亚稳态深渊。这便是 6.1.1 节真正的重量所在：它不讲语法糖，不谈仿真便利性，而是直指硬件实现的本质——触发机制如何从抽象语义落地为晶体管级的行为约束？