文档摘要

3.3 互连线建模与总线架构 在VLSI设计的宏大叙事中，若将晶体管比作城市的砖石，逻辑单元是街区的功能模块，那么互连线——那些穿梭于千万级门电路之间的金属轨迹——便是这座超大规模集成电路城市的血管与神经束。它们不执行运算，却决定着信号能否准时抵达；它们不存储状态，却深刻影响着功耗、时序收敛乃至系统可靠性。当工艺节点迈入5nm及以下，互连延迟已全面超越门延迟，成为制约性能提升的首要瓶颈。 会员。《3.3 互连线建模与总线架构》收录于灏天文库文集《VLSI超大规模集成电路设计》，原作者/来源：灏天文库，整理自「灏天文库」，提供技术教程、实践指南与问题解决方案，支持在线阅读、全文检索与知识沉淀，助力开发者系统化学习。本站整理收录，版权归原作者/开源协议所有。

该文档为会员专享，请先登录或注册后再查看

登录 注册

---

作者与出处

原作者： 灏天文库

来源：灏天文库

原文： https://aiknowledge.cn/collection/854-vlsi%E8%B6%85%E5%A4%A7%E8%A7%84%E6%A8%A1%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF%E8%AE%BE%E8%AE%A1

整理： 灏天文库整理

由灏天文库平台收录，内容或由平台用户上传，仅供学习交流