本节摘要:信号不再走理想导线之后,两类"邻居效应"进入签核清单:信号完整性(SI)处理线与线的耦合——串扰毛刺与串扰延迟;电源完整性(PI)处理供电网的阻抗——压降、地弹与电迁移。本节讲清两者的物理机制、量化方法与预算数字,并说明它们如何被吸收进 STA 的延迟与噪声计算。读完你能在签核报告里识别这两类问题的指纹。
深亚微米工艺之后,互连线的侧壁耦合电容超过了对地电容——一根线的电容负载里,来自左右邻居的部分比来自衬底的部分还多。邻居翻转时通过耦合电容在本线上注入电荷,产生两种危害。其一是串扰毛刺(crosstalk glitch):静态线被邻居的翻转"顶起"一个电压脉冲,若脉冲幅度越过逻辑阈值且恰好被下游触发器采样,功能错误直接发生。其二是串扰延迟(crosstalk delta delay):动态线上,邻居同向翻转使等效耦合减小、波形变快(速度提升);反向翻转使有效电容近似翻倍、波形变慢——关键路径上邻居反向翻转,延迟可能恶化两到三成,静态时序数字直接作废。
量化串扰的分析流程:先从寄生提取得到耦合电容网络;再算攻击者(aggressor,翻转的邻居线)与受害者(victim,被干扰线)的配对;对每对配对计算最坏情况——攻击者以最快边沿反向翻转,受害者路径处于最慢工艺角。工业 STA 把这些计算吸收进噪声感知的延迟计算(含串扰的 delta delay 直接计入路径延迟)与噪声传播(毛刺沿逻辑网络传播并衰减,在触发器入口检查是否超标)。注意"最坏情况"的组合爆炸:一条关键线的邻居有多个、多个邻居又各有自己的攻击者,签核工具用相关度剪枝与最坏聚合来控制计算量——保守但可控,与 4.1 节的余量纪律同源。
电源完整性处理的第一个问题是电压降(IR drop):电流流过供电网络的寄生电阻,按欧姆定律产生压降。芯片内供电从封装焊球经电源环、电源条、电源轨层层分配,远端单元的电压 = 理想源电压 − IR 压降。预算口径:典型签核要求静态压降与动态压降合计不超过电源电压的 5%——0.8 V 的电源域只允许约 40 mV 的总压降。压降的连锁反应有两个:局部电压低导致单元延迟变长(延迟对电压近似二次敏感),时序在芯片一角集体恶化;电压低还抬升泄漏外的延迟敏感性,变异分析(4.1 节 OCV)必须叠加电压档位。
第二个问题是地弹与动态压降:大量单元同时翻转时瞬时电流可达安培级,供电网络的电感与电阻共同作用,使局部电源与地电位瞬时偏离,波形毛刺与延迟抖动随之而来。动态压降的分析要靠矢量相关的瞬态仿真(时间维度求解供电网络),代价远高于静态压降,通常只对峰值功耗场景的少数毫秒窗口做。供电网络的建模规模值得一提:全芯片电源网含数亿节点,静态求解用多重网格法近线性收敛,瞬态求解则要靠模型降阶把亿级网络压到万级状态——又是"精确不可行、近似要保真"的典型 EDA 交易。
| 问题 | 物理来源 | 典型预算 | 分析手段 |
|---|---|---|---|
| 串扰毛刺 | 耦合电容注入电荷 | 噪声裕量的若干成内 | 噪声传播到触发器入口检查 |
| 串扰延迟 | 邻居反向翻转电容翻倍 | 延迟恶化两三成 | 噪声感知延迟计入 STA |
| 静态压降 | 平均电流过供电电阻 | 电源电压 5% 内(如 40 mV) | 静态求解亿级供电网 |
| 动态压降 | 同时翻转的瞬时电流 | 同上但按峰值场景 | 瞬态仿真加模型降阶 |
| 电迁移 | 大电流密度搬运金属原子 | 依据 Black 方程按线检查 | 每条线电流密度签核 |
压降是即时效应,电迁移(EM)是慢性效应:大电流密度下电子风持续搬运金属原子,细线经月年在最窄处断开或桥接。Black 方程给出寿命的量化:平均失效时间与电流密度的负二次方成正比、与温度的指数(激活能约 0.7 到 0.9 电子伏)成反比——电流翻倍寿命缩到四分之一,温度升 50 度寿命掉一个数量级。签核做法是对每条金属线与通孔检查平均电流与瞬时电流双上限(DC 规则与 AC 规则),超标的线加宽或换层。电迁移把"可靠性"从封装级议题拉进了 EDA 签核清单,它的检查对象是每一根线,规模与 DRC 同阶。
SI 与 PI 的修复手段各有专职。串扰延迟:加大间距、插屏蔽线(两侧接地线隔离)、关键线换高层金属(耦合更弱)、调整攻击者驱动(让邻居翻转慢些)。串扰毛刺:同样的手段加上在受害路径加延迟单元或过滤逻辑。压降:加粗电源网(电源条密度)、增加去耦电容(decap,就地储电荷平抑瞬态)、重分布热点单元。EM:加宽金属、缩短大电流路径、降低相应单元的翻转率。这些动作在物理实现与签核之间循环执行:STA 报串扰违例 → 布线器加屏蔽 → 提取后复算 → 直到清零。串扰分析改变了布线的拓扑决策,压降分析改变了电源网与单元分布,两类分析都是"以分析结果驱动实现修改"的反馈环——这个模式与 4.1 节的时序修复循环完全同构,签核环节的四个分析共享同一套工程哲学。
串扰的提取精度再补一句:耦合电容对间距极端敏感(近场效应,误差随间距减小放大),先进节点的寄生提取要从二维规则进化到场求解器级别的三维提取,关键网单独精提。提取精度与 4.1 节的余量 stack 直接联动——提取粗了,余量就得加厚,频率空间就被挤占;提取精细,余量可以释放回去换性能。签核工具链里"提取精度档位"的选择,本质上是在算力、频率裕量、风险三者之间定价。